| 主权项 |
1.一种包含一串并联转换器(SP01)、一逻辑线路及一并串联转换器(PS01)之编码器(K),此编码器可用来将输入资料的串列数元流中每N位元编成一组,即所谓文字(O),而编码成每一组2N位元之串列输出资料,此编码器之配置具有以下特征-2N位元之码字(KO)中的N个位元系由输入资料中之N个未改变或反相过的位元所构成;及-码字(KO)中其余的位元也由一种在统计上能使此码字(KO)大约含有同样多0与1之方法来决定,因此对于每一个文字(O)所对应之码字(KO)为独特且唯一,而且即使数元流在做移位运作的过程中仍应至少有一个码字(KO)维持独一无二。2.根据申请专利范围第1项之编码器(K),其特征在于此编码器系安排成在统计上经此编码器编出来的码字(KO)具有同样多的0与1。3.根据申请专利范围第1项之编码器(K),其特征在于此编码器系调整成每一个由其编出来之码字(KO)都具有同样多个的0与1。4.根据申请专利范围第1-3项任一项之编码器(K),其特征在于此编码器系调整成对应于通道都是0或1的文字(O)之码字(KO),且在数元流做移位运作的程序中仍维持独特且唯一。5.根据申请专利范围第1项之编码器(K),其特征在于此编码器系调整成在对数元流做移位运作时所有的码字(KO)都要维持不变。6.根据申请专利范围第1项之编码器(K),其特征在于此编码器系调整成在2N位元的码字(KO)中至少有一个位元系由N位元输入资料中之一个位元之反相値所组成。7.根据申请专利范围第6项之编码器(K),其特征在于此编码器系调整成码字(KO)中由输入资料中之位元反相値所构成之位元数目做最大化。8.根据申请专利范围第6项之编码器(K),其特征在于此编码器调整成在其码字(KO)中为反相的位元系由串并联转换器(SP01)中取得。9.根据申请专利范围第1项之编码器(K),其特征在于此编码器调整成由输入资料而来的N个位元主要系放在此码字(KO)之前半部。10.根据申请专利范围第1项之编码器(K),其特征在于此编码器调整成当把文字(O)反相后之文字加以编码时,该所码字为原来码字之反相。11.根据申请专利范围第1项之编码器(K),其特征在于其逻辑线路具有深度为2之闸。12.根据申请专利范围第1项之编码器(K),其特征在于此编码器系调整成该文字(O)包括4个位元,而其码字(KO)为8个位元。13.一种串并联转换,用来将频率为2之串列数元流中之位元做解多工的动作,其特征在于此转换器系调整成可以同时利用时钟频率为之时钟讯号之正向及负向边缘,且可以将串列数元流中所有位元读进来,并且对于每一读进来之位元均对上一读进来之2N个位元做完整之解多工动作。14.根据申请专利范围第13项之串并联转换,其特征在于此转换器包括-一第一移位暂存器(SR1),具有2N个锁存器(L11,L22,L31,L42),以及一第二移位暂存器(SR2),具有2N个锁存器(Ll2,L2l,L32,L41),以及2N个选择器(S1,S2,S3,S4);其中-移位暂存器(SR1,SR2)安排呈相互平行;-在第一移位暂存器(SR1)中之锁存器(L11,L22,L31,L42)调整为在时钟讯号处于低准位时,交替地触动其(L11,L31)动作,且在时钟讯号为高准位时交替地触动(L22,L42)动作;-在第二移位暂存器(SR2)中之锁存器(L12,L21,L32,L41)调整成在时钟讯号位于高准位时交替地触动其(L12,L32)动作,且在时钟讯号处于低准位时交替地触动(L2l,L41)动作;其中-选择器(S1,S2,S3,S4)调整成每当过了一个时钟讯号边缘之后,便会从暂时不会再改变状态之锁存器中选取资料。15.根据申请专利范围第13项之串并联转换,其特征在于转换器包括一第一移位暂存器(SR101),具有N个MS正反器(MS11,MS21),及一第二个移位暂存器(SR102),具有N个MS正反器(MS12,MS22),以及2N个选择器(S101,S102,S103,S104);其中-移位暂存器(SR101,SR102)安排呈相互平行;-在第一移位暂存器(SR101)中之MS正反器(MS11,MS21)调整成在时钟讯号正处于正向边缘时触动;-在第二移位暂存器(SR102)中MS正反器(MS12,MS22)调整成在时钟讯号正处于负向边缘时才触动;及其中-选择器(S101,S102,S103,S104)调整成过了时钟讯号正向边缘之后,每隔一个之选择器(S101,S103)会从第一移位暂存器(SR101)中选取出资料,且另一组隔一个之选择器(S102,S104)会从第二移位暂存器(SR102)中选取出资料;且若是过了时钟讯号之负向边缘后,则相反的情况会产生。16.一种解码器(AK),用来将串列编码过之输入资料之数元流,以每2N个位元为一组,即所谓的码字(KO')解码成以每N位元为一组之串列输出资料,即所谓之文字(O'),该码字(KO')系从码字(KO)经过申请专利范围第1项之编码器(K)加以编码而来,该解码器包括一串并联转换器(SP02,SP0102)、一逻辑线路、一比较器及一并串联转换器(PS02),其特征在于-逻辑线路调整为可将码字(KO')中之文字(O')以与先前编码器(K)中将文字(KO)加以编码之方式相同之方法,编码成码字(KO");-比较器调整成以一已知方式将送进来之码字(KO')与在此逻辑线路中编成之码字(KO")做比较;及其中-并串联转换器调整为将文字(O')做并串联转换,且系在比较器中之比较得到一种预先设定之结果时。17.根据申请专利范围第16项之编码器(AK),其特征在于编码器包含一根据申请专利范围第13至15项中任何一项之串并联转换器(SP02)。18.一种传输系统,其特征在于该系统包含至少一根据申请专利范围第1项之编码器及至少一根据申请专利范围第16项之解码器。19.根据申请专利范围第18项之传输系统,其特征在于该系统包含至少一根据申请专利范围第13至15项任何一项串并联转换器(SP02)。20.根据申请专利范围第18项之传输系统,其特征在于该系统包含一时钟,此时钟讯号系放在传输通道(ClkT)中加以传送。21.根据申请专利范围第18项之传输系统,其特征在于该系统在接收器具有一时钟恢复设施。22.一种方法,关于如何将输入资料之串列数元流以每N位元一组,即所谓文字(O)之方式加以编码成为2N位元输出资料,其特征在于其可决定出在2N位元之码字(KO)中有N个位元系输入资料未加改变或加以反相之位元値;及-决定出此码字(KO)中其他之位元,使得统计上此码字(KO)包含大致同样多之0和1,而且对应于每个文字(O)之码字(KO)均是独特且唯一的,且即使是当数元流正在做移位运作时至少仍有一码字(KO)能保持独特且唯一。23.一种将频率为2之串列数元流之位元做解多工动作之方法,其特征为同时使用到一频率为之时钟讯号之正向及负向侧面,做为时钟触发之目的,将串列数元流中所有位元读入,而且对于每个读入位元都对当时最后读进来之2N个位元做完整之解多工动作。24.一种方法,系将串列且编过码之输入资料之数元流以每组2N位元,即所称的码字(KO')之方式解码成每组N位元的串列输出资料,即所谓的文字(O');该码字(KO')系由码字(KO)根据申请专利范围第21项之方法加以编码而来其特征在具有-根据申请专利范围第23项之方法将文字(O')编码成为码字(KO");-以一预定之方式比较送进来之码字(KO')与刚编码出来之码字(KO");及-将文字(O')做并串联转换,且系当比较结果能得到一与预定结果一致时为之。图式简单说明:第一图说明一使用根据本发明区域码将串列资料加以编码之编码器。第二图说明一可以用来解开由第一图中之编码器所编出来的串列资料之解码器。第三图说明一符合本发明之串并联转换器。第四图系一与串并联转换器相关之函数表格。第五图说明串并联转换器之第二实例。第六图系一与串并联转换器第二实例相关之函数表格。第七图系一编码器实例中所用到之编码表。第八图说明该编码器实例中所用之逻辑函数。第九图系第二编码器实例所用之编码表。第十图说明该第二编码器实例中用到之逻辑函数。第十一图说明一依据本发明之同步传输系统,其中时钟讯号乃透过传输通道传送。第十二图说明一依据本发明之非同步传输系统,其中时钟讯号系由接收器一侧上之一或更多资料通道所重新产生。 |
