| 主权项 |
1.一种半导体制程用于改善自行对准金属矽化物(self-aligned silicide)制程中之桥接(bridging)短路现象,本制程开始于一已形成场氧化物和定义好主动区之半导体晶元上其包括下列步骤:依序沈积一薄氧化层、一复晶矽层和第一预备层于一半导体晶元之上;定义并蚀刻该第一预备层、该复晶矽层和该薄氧化层以形成一由该第一预备层和一复晶矽闸极构成之准闸极,其中该复晶矽闸极系由该复晶矽层和该薄氧化层所构成;形成低掺杂汲极(lightly doped drain)于该准闸极两侧之主动区中;形成第二预备层于该准闸极之侧壁上;形成间隔物(spacer)于该第二预备层之侧壁上;形成汲极和源极;去除该第一和该第二预备层以露出该复晶矽闸极;沈积一钛金属层于该晶元之上;加热该钛金属层,使在该复晶矽闸极和该汲极和该源极上之钛金属层形成TiSi2层;去除在该间隔物和该场氧化物上之未反应钛金属层;加热该TiSi2层。2.如申请专利范围第1项所述之一种半导体制程,其中该第一预备层系为一Si3N4层。3.如申请专利范围第1项所述之一种半导体制程,其中该第二预备层系为一Si3N4层。4.如申请专利范围第1项所述之一种半导体制程,其中第二预备层之形成包括如下步骤:沈积该第二预备层于该晶元之上;以非等向性蚀刻使得该第二预备层仅在该准闸极之侧壁上有留存。5.如申请专利范围第4项所述之一种半导体制程,其中所沈积之该第二预备层之厚度介于300至500A之间,蚀刻后留存于该准闸极之侧壁上之该第二预备层之宽度则介于300至500A之间。6.如申请专利范围第3项所述之一种半导体制程,其中Si3N4之去除系使用磷酸(H3PO4)溶液来进行湿式蚀刻。7.如申请专利范围第3项所述之一种半导体制程,其中Si3N4之去除系使用乾式蚀刻。8.如申请专利范围第1项所述之一种半导体制程,其中该钛金属层之加热系在在周围温度介于650-700℃和充满氮气(N2)的环境下进行快速加热制程(rapid thermalprocess)。9.如申请专利范围第1项所述之一种半导体制程,其中该TiSi2层之加热系在周围温度介于800-850℃及充满N2的环境下进行快速加热制程(rapid thermal process)。10.一种半导体元件闸极架构,其包括:一复晶矽闸极;一TiSi2层于该复晶矽闸极之上表面和侧面之上端形成;以及间隔物于该闸极之周围形成;其中该间隔物与该闸极之间有空隙存在。11.如申请专利范围第 9 项所述之半导体元件闸极架构,其中该TiSi2层之表面位置不高于该间隔物之顶端位置。图式简单说明:第一图A至第一图E图系显示习知Salicide制程之流程剖面图;第二图A至第二图B系概要显示TiSi2缘层薄化之现象;第三图系概要显示根据本发明制程所形成之闸极架构;以及第四图A至第四图E系显示根据本发明之一较佳实施例之流程剖面图。 |
