| 主权项 |
1.一种应用于同步半导体记忆装置以接收并解码一位址资料的方法,其步骤包括:(a)因应一外部时脉讯号自外部提供一位址资料至一位址换冲器;(b)解码该位址资料以产生一读取位址并闩锁该读取位址;(c)同步解码该位址资料以产生一写入位址,该位址资料不须等候读取/写入决定即被解码,并闩锁该写入位址;以及(d)选择该读取位址及该写入位址之一输出至该记忆装置。2.如申请专利范围第1项所述之方法,该选择步骤包括提供一多工器以接收该读取位址作为一第一输出,该写入位址作为一第二输出,其中该多工器输出该读取位址与该写入位址之一至该记忆装置。3.如申请专利范围第1项所述之方法,该步骤包括提供一写入致能缓冲器,因应该外部时脉讯号计时该写入致能缓冲器,以达成该半导体记忆装置之同步动作。4.如申请专利范围第1项所述之方法,其步骤包括:因应该写入致能缓冲器所输入之一读取周期指示,传输该读取位址至该多工器;以及因应该写入致能缓冲器所输入之一写入周期指示,传输该写入位址至该多工器。5.一种应用于同步半导体记忆装置以接收并解码一位址资料的方法,其步骤包含:(a)解码一接收位址以产生一读取位址;(b)同步解码该接收位址以产生一写入位址;(c)传输该读取位址至该记忆装置,在一读取周期内于该记忆装置内定址;以及(d)传输该写入位址至该记忆装置,在一写入周期内于该记忆装置内定址。6.一种应用于半导体记忆装置之位置解码装置,包括:一位址缓冲器,用以从该记忆装置接受一位址;一读取位址解码与闩锁器,用以从该位址欢冲器接收该位址;一写入位址解码与闩锁器,用以从该读取位址解码与闩锁器接收该位址,以及一选择装置,用以选择从该读取位址解码与闩锁器及该写入位址解码与闩锁器之一所输出的位址资料。7.如申请专利范围第6项所述之装置,该选择装置包括一多工器。8.如申请专利范围第6项所述之装置,该装置包括一写入致能缓冲器,用以只是一读取周期或一写入周期。9.如申请专利范围第8项所述之装置,该写入致能缓冲器包括:一第一控制装置,连接于该选择装置,用以于该读取周期内空至该选择装置,选择由该读取位址解码与闩锁器所输出之读取位址;以及一第二控制装置,连接于该选择装置,用以于该写入周期内控制该选择装置,选择由该写入位址解码与闩锁器所输出之写入位址。图式简单说明:第一图系一绘示传统同步半导体记忆装置之解码电路之方块图;第二图系一绘示本发明同步半导体记忆装置之解码电路之方块图;以及第三图A至第三图G系绘示第二图同步记忆装置之读取与写入动作之时序图。 |
