| 主权项 |
1.一种形成积体电路内连线于半导体晶圆上之方法,该晶圆具有半导体元件形成于该晶圆之上,一第一介电层形成于该晶圆之上做为该元件间之绝缘层,该方法包含:形成第一金属层于该第一介电层之上做为内连线;形成一复合介电层于该第一金属层之上,该复合介电层至少包含具有不同蚀刻速率之第一子层与第二子层,该第二子层形成于该第一子层之上,该第一子层之蚀刻速率大于该第二子层之蚀刻速率;形成一光阻于该复合介电层之上以定义介层窗之区域;以该光阻为罩幕利用湿蚀刻技术至少蚀刻该复合介电层之上述第一子层、上述第二子层,蚀刻后形成一介层窗口,该介层窗口之纵向深度大于横向深度;以该光阻为罩幕利用乾蚀刻技术蚀刻该复合介电层至该第一金属层以形成介层窗;去除该光阻;及形成第二金属层于该复合介电层之上及该介层窗中。2.如申请专利范围第1项之方法,其中上述之湿蚀刻为使用BOE。3.如申请专利范围第2项之方法,其中上述之第一子层为使用半大气压化学气相沈积法所形成之氧化层(SACVD-oxide),上述之第二子层为电浆增强式所形成之氧化层(PE-oxide)。4.如申请专利范围第2项之方法,其中上述之第一子层为使用半大气压化学气相沈积法所形成之氧化层(SACVD-oxide),上述之第二子层为电浆增强式以TEOS为反应物所形成之氧化层(PE-TEOS)。5.如申请专利范围第2项之方法,其中上述之第一子层为使用半大气压化学气相沈积法所形成之氧化层(SACVD-oxide),上述之第二子层为BPTEOS。6.如申请专利范围第2项之方法,其中上述之第一子层为电浆增强式所形成之氧化层(PE-oxide),上述之第二子层为电浆增强式以TEOS为反应物所形成之氧化层(PE-TEOS)。7.如申请专利范围第2项之方法,其中上述之第一子层为电浆增强式所形成之氧化层(PE-oxide),上述之第二子层为BP-TEOS。8.如申请专利范围第2项之方法,其中上述之第一子层为为它浆增强式以TEOS为反应物所形成之氧化层(PE-TEOS),上述之第二子层为BP-TEOS。9.如申请专利范围第2项之方法,其中上述之BOE浓度约为10:1。10.如申请专利范围第9项之方法,其中上述之SACVD-oxide之蚀刻速率约为5562埃/分钟。11.如申请专利范围第9项之方法,其中上述之PE-oxide之蚀刻速率约为3398埃/分钟。12.如申请专利范围第9项之方法,其中上述之PE-TEOS之蚀刻速率约为1800埃/分钟。13.如申请专利范围第9项之方法,其中上述之BP-TEOS之蚀刻速率约为580埃/分钟。14.如申请专利范围第2项之方法,其中上述之BOE浓度约为50:1。15.如申请专利范围第14项之方法,其中上述之SACVD-oxide之蚀刻速率约为717埃/分钟。16.如申请专利范围第14项之方法,其中上述之PE-oxide之蚀刻速率约为504埃/分钟。17.如申请专利范围第14项之方法,其中上述之PE-TEOS之蚀刻速率约为314埃/分钟。18.如申请专利范围第9项之方法,其中上述之BP-TEOS之蚀刻速率约为200埃/分钟。图式简单说明:第一图为传统内连线制程阶梯覆盖不良之截面图;第二图为本发明制程形成第一金属层、复合介电层之截面图;第三图为本发明制程以湿蚀刻技术蚀刻复合介电层之截面图;第四图为本发明制程以乾蚀刻技术蚀刻复合介电层之截面图;第五图为本发明制程之形成第二金属层之截面图。 |
