| 主权项 |
1.一种动态随机存取记忆体单元,该记忆体单元包括:一半导体记忆单元;及一内建式自动测试单元用于测试该半导体单元,该内建式自动测试单元系由一施加至该动态随机存取记忆体单元一选择端点之DC过电压信号所启动,该内建式自动测试单元将自该半导体记忆单元选择位置取回之数据信号与原先储存在该半导体记忆单元选择位置之数据信号做比较,该内建式自动测试单元供应一外部信号以显示该等数据信号比较之结果。2.根据申请专利范围第1项之动态随机存取记忆体单元,其中该内建式自动测试单元系在该过电压信号的电源上升期间被启动。3.根据申请专利范围第1项之动态随机存取记忆体单元,其中施加在该内建式自动测试单元之DC电压系经由该动态随机存取记忆体单元选择性端点。4.一种用于测试动态随机存取记忆体单元之测试装置,该装置包括有:一第一供应器以提供一DC过电压;至少一第一导线以在测试下将该第一供应器连接至该动态随机存取记忆体单元一选择端点;及至少一第二导线连接至该被连接之动态随机存取记忆体单元之一选择端点,该第二导线自一连接记忆体单元处接收一结果信号。5.根据申请专利范围第4项之装置,其中该DC过电压在测试下,在该记忆体单元内启动一测试程序。6.根据申请专利范围第5项之装置,其中该DC过电压在该记忆体单元之电源上升期间启动一测试程序。7.根据申请专利范围第4项之装置,进一步包括:一第二DC供应器;至少一导线以在测试下将该第二DC供应器连接至一记忆体单元;至少一第三导线以在测试下将该第二DC供应器连接至该记忆体单元之第二选择端点;及一开关以在测试下连接在该第二DC供应器及该记忆体单元之第二选择端点之间,以用于决定该DC供应器之那一端点要连接至该选择之第二端点。8.一种用于测试动态随机存取记忆体单元之方法,该方法包括有以下之步骤:利用一DC过电压信号启动该记忆体单元之内建式自动测试单元部份;及当该DC过电压信号消失后,终止启动该内建式自动测试单元。9.根据申请专利范围第8项之方法,其中该启动步骤包括在该记忆体单元电源上升期间启动该内建式自动测试单元之步骤。10.根据申请专利范围第8项之方法,进一步包括有以下之步骤:当该内建式自动测试单元被启动时,利用施加至少一DC信号至该记忆体单元以在多数测试程序中选择一项测试程序。11.一种动态随机存取记忆体单元,仅需使用施加在该处之DC信号即能测试,该记忆体单元包括有:一半导体记忆部份一内建式自动测试单元,该内建式自动测试单元具有一待机模式及一测试模式,其中该内建式自动测试部份确认该半导体记忆部份在该测试模式下之操作,该内建式自动测试部份会根据一作动信号而进入该测试模式;及一过电压侦测单元会根据施加在该半导体记忆部份选择端点之DC过电压而提供一启动信号。12.根据申请专利范围第11项之记忆体单元,其中该过电压侦测单元系在该动态随机存取记忆体单元电源上升期间施加该DC过电压至该选择端点。13.根据申请专利范围第11项之记忆体单元,其中该内建式自动测试单元至少根据一DC控制信号做反应,当该内建式自动测试单元在该测试模式下时,该DC控制信号会在多数测试程序中指定一测试程序。14.根据申请专利范围第11项之记忆体单元,其中在测试模式下该非测试信号被阻挡而不会与该半导体记忆体相互作用。图式简单说明:第一图为习知技艺之方块图,揭露出在测试下介于测试单元及记忆体单元之电路连接;第二图系在测试下一测试单元将典型信号施加至记忆体单元之时序图;第三图为根据本发明记忆单元电路组件之方块示意图;第四图为根据本发明记忆体单元及导线设置在测试板上之方块图;第五图为根据本发明用于同时测试多数记忆单元之测试室之立体图;及第六图为根据本发明电源板之示意图,该电源板将电源供应至第四图所示测试板。 |
