| 主权项 |
1.一种半导体积体电路之内连线方法,其中,该半导体积体电路中具有一需保护免受天线电流损害之接点及可承受天线电流之接点,且该方法之步骤包括:依序形成一内连线导电层及连接该内连线导电层之一介层插塞复数次,藉以构成一堆叠结构,其中该堆叠结构之最下层内连线导电层连接至该需保护免受天线电流损害之接点,又,连接该需保护免受天线电流损害之接点的该些内连线导电层仅延伸一段与其上层内连线连接所需之必要长度,且不与任何其他需保护或可承受天线电流之接点连接;形成一顶端导电层于该堆叠结构上方,藉以连接将该需保护免受天线电流之接点与其他需保护或可承受天线电流之接点。2.如申请专利范围第1项所述之方法,其中该需保护免受天线电流损害之接点系该一电晶体闸极。3.如申请专利范围第1项所述之方法,其中该段必要长度系远小于天线比例所限定之长度。4.如申请专利范围第1项所述之方法,其中该需保护免受天线电流损害之接点系形成于一超薄闸氧化层上之电晶体闸极。5.如申请专利范围第4项所述之方法,其中该段必要长度系远小于天线比例所限定之长度。6.如申请专利范围第5项所述之方法,其中连接该顶端导电层系小于天线比例所限定之长度。7.如申请专利范围第1项所述之方法,其中该导电层之材质系择自下列所组成之集合:多晶矽,铝,铝铜合金,及铝矽铜合金。8.一种半导体积体电路之内连线结构,其中该半导体积体电路中具有需保护免受天线电流损害之元件接点及可承受天线电流之接点,所述内连线结构包括:至少一层之下层内连线导电层;一层顶端导电层;以及连接不同导电层之层间插塞;其特征为在所述至少一层之下层内连线导电层之最下层中,与需保护之元件接点连接之下层内连线,仅延伸一段与其上层内连线连接所需之必要长度,且依此方式经由层间插塞和各层导电层而直接连接至顶端导电层,其间不与任何其他需保护或可承受天线电流之接点连接;以及在顶端导电层中,将需保护之元件接点与其他需保护或可承受天线电流之接点连接。9.如申请专利范围第8项所述之结构,其中该需保护免受天线电流损害之接点系一电晶体闸极。10.如申请专利范围第8项所述之结构,其中该必要长度系远小于天线比例所限定之长度。11.如申请专利范围第8项所述之结构,其中该顶端导电层之内连线片段长度远小于天线比例所限定之长度。12.如申请专利范围第8项所述之结构,其中该导电层之材质系择自下列所组成之集合:多晶矽,铝,铝铜合金,及铝矽铜合金。图式简单说明:第一图A系因金属蚀刻而造成天线效应之示意图。第一图B系半导体积体电路中天线效应之示意图。第二图系习知在连接需保护免受天线电流损害之接点的内连线路径中加入P/N二极体接面,以避免天线效应之方法的示意图。第三图系习知在整个内连线完成前,控制需保护免受天线电流损害之接点所连接之导电层长度,以避免天线效应之方法的示意图。第四图系电晶体之闸氧化层厚度及崩溃电压与天线效应之天线电流间的关系图。第五图系根据本发明半导体积体电路之内连线方法的第一较佳实施例示意图。第六图系根据本发明半导体积体电路之内连线方法的第二较佳实施例示意图。 |
