| 主权项 |
1.一种单石调谐器,包含:一具有主表面(17)之积体电路晶片(11);在该积体电路晶片(11)之第一部位的电容;以及在该积体电路晶片(17)之第二部位中之半导体(MOS)压控可变电容器(10)上的金属。2.如申请专利范围第1项之单石调谐器,其中该MOS压控可变电容器(10)包含:在该积体电路晶片(11)之第二部位中具有第一导电型式及第一渗杂浓度的多个井部(22,24,26及28);在该积体电路晶片(11)之第二部位中具有第一导电型式及第二渗杂浓度的多个接触区(31,33,35,37及39),各接触区电耦合在一起,第二渗杂浓度高于第一渗杂浓度,且该多个接触区中的第一接触区(31)及第二接触区(33)与该多个井部中的第一井部(22)相邻;在该积体电路晶片(11)中具有第一导电型式及第三渗杂浓度的一埋入层(15),且在该多个井部(22,24,26及28)及多个接触区(31,33,35,37及39)之下方,第三渗杂浓度高于第一渗杂浓度;以及在该积体电路晶片(11)之主表面(17)上方的多个闸极结构(62,64,66,68),此闸极结构覆盖该多个井部(22,24,26及28),且互相电耦合在一起。3.一种可变电容器(10),包含:一具有主表面(17)且为半导体材质的本体(11);一在半导体材质之本体(11)中的埋入层(15),且与该半导体材料之本体(11)的主表面(17)相距一深度,该埋入层(15)具有第一导电型式及第一渗杂浓度;多个从主表面(17)延伸入该半导体材料之本体(11)至某一深度的多个井部(22,24,26及28),该多个井部(22,24,26及28)具有该第一导电型式及第二渗杂浓度,此第二渗杂浓度低于该第一渗杂浓度;与该多个井部(22,24,26及28)相邻的沉入器(31,33,35,37,39),且从该主表面(17)向半导体材料的本体(11)延伸至某一深度,该多个沉入器(31,33,35,37,39)具有第一导电型式及第三渗杂浓度,此第三渗杂浓度高于该第二渗杂浓度;一在该半导体材料之本体(11)上的介电层(52,54,56,58)且覆盖该多个井部(22,24,26及28);以及在该介电层(52,54,56,58)上方的多个导电区(53,55,57,59)。4.如申请专利范围第3项之可变电容器(10),更包含多个在该井部(22,24,26及28)中的表面区域(42,44,46,及48),该井部系与该半导体材料之本体(11)中的主表面(17)相邻,该多个表面区域(42,44,46,及48)具有第一导电型式及第四渗杂浓度,此第四渗杂浓度低于该第二渗杂浓度。5.如申请专利范围第3项之可变电容器(10),更包含在该沉入器(31,33,35,37,39)中的多个渗杂区(71,73,75,77及79),该沉入器系与该半导体材料的本体(11)之主表面(17)相邻,该多个渗杂区(71,73,75,77,79)具有第一导电型式及第四渗杂浓度,此第四渗杂浓度高于该第二渗杂浓度。6.一种可变电容器(10),包含:一具有主表面(17)的半导体基体(11);在半导体基体(11)上具有第一导电型式及第一渗杂浓度的多个井部(22,24,26及28);在该半导体基体(11)中具有第一导电型式及第二渗杂浓度之多个接触区(31,33,35,37及39),该第二渗杂浓度高于该第一渗杂浓度,且该多个接触区中的第一接触区(31)及第二接触区(33)夹住该多个井部中的第一井部(22);在该积体电路晶片(11)中具有第一导电型式及第三渗杂浓度的一埋入层(15),且在该多个井部(22,24,26及28)及多个接触区(31,33,35,37及39)之下方,第三渗杂浓度高于第一渗杂浓度;以及在该半导体基体(11)之主表面(17)上的多个闸极结构(62,64,66,68),且覆盖该多个井部(22,24,26及28)。7.如申请专利范围第6项之可变电容器(10),更包含:耦合该多个闸极结构(62,64,66,68)的第一导电结构(82,84,86,88);以及耦合该多个接触区(31,33,35,37及39)且与该第一导电结构(82,84,86,88)电绝缘的第二导电结构(81,83,85,87,89)。8.如申请专利范围第6项之可变电容器(10),更包含在该多个井部(22,24,26及28)中具有第一导电型式及第四渗杂浓度的主表面(42,44,46,48),该井部与该半导体基体(11)的主表面(17)相邻,该第四渗杂浓度低于该第一渗杂浓度。9.如申请专利范围第6项之可变电容器(10),其中该多个闸极结构(62,64,66,68)包括:在该半导体基体(11)之主表面(17)上且覆盖该多个井部(22,24,26及28)的介电层(52,54,56,58);以及在该介电层(52,54,56,58)上的多晶矽层(53,55,57,59)。10.如申请专利范围第9项之可变电容器(11),其中该多晶矽层(52,54,56,58)渗杂一第二导电型式的渗杂剂。图式简单说明:第一图为依据本发明之可变电容器的示意顶视图;以及第二图为沿第一图线2-2之可变电容器的示意截面图。 |
