| 主权项 |
1.一种快闪记忆体之制造方法,该制造方法至少包括:提供一基底,在该基底上形成有一穿隧氧化物层;在该穿隧氧化物层上形成一第一复晶矽层与一硬材料层;定义该硬材料层与该第一复晶矽层,该第一复晶矽层作为该快闪记忆体之一浮置闸;在定义后之该硬材料层与该第一复晶矽层之一侧边之该基底形成一源/汲极区,在该侧边形成一绝缘间隙壁;对该基底形成一内复晶矽介电层,以该硬材料层为终止层,以化学机械研磨法回蚀刻该内复晶矽介电层,暴露出该硬材料层表面;去除该硬材料层;对该基底形成一介电层,至少覆盖住该第一复晶矽层表面;以及在该介电层表面形成一第二复晶矽层,并定义该第二复晶矽层,形成该快闪记忆体之一控制闸。2.如申请专利范围第1项所述快闪记忆体之制造方法,其中该硬材料层包括氮化矽层。3.如申请专利范围第1项所述快闪记忆体之制造方法,其中该硬材料层包括矽氧氮化物层。4.如申请专利范围第1项所述快闪记忆体之制造方法,其中该绝缘间隙壁包括氧化物层。5.如申请专利范围第1项所述快闪记忆体之制造方法,在去除该硬材料层后,对该基底形成该介电层前,更包括对该第一复晶矽层进行一掺杂的步骤。6.如申请专利范围第1项所述快闪记忆体之制造方法,其中该介电层包括氧化物层。7.如申请专利范围第1项所述快闪记忆体之制造方法,其中该介电层包括氮化矽层。8.如申请专利范围第1项所述快闪记忆体之制造方法,其中该内复晶矽介电层提供该第二复晶矽层一较为平整的表面以进行沉积与定义。9.如申请专利范围第1项所述快闪记忆体之制造方法,该制造方法提供更新一电路布局之设计。10.一种快闪记忆体之制造方法,该制造方法至少包括:提供一基底,在该基底上形成有一穿隧氧化物层;在该穿隧氧化物层上形成一第一复晶矽层、介电层与一硬材料层;定义该硬材料层、该介电层与该第一复晶矽层,该第一复晶矽层作为该快闪记忆体之一浮置闸;在定义后之该硬材料层、该介电层与该第一复晶矽层之一侧边之该基底形成一源/汲极区,在该侧边形成一绝缘间隙壁;对该基底形成一内复晶矽介电层,以该硬材料层为终止层,以化学机械研磨法回蚀刻该内复晶矽介电层,暴露出该硬材料层表面;去除该硬材料层,暴露出该介电层;以及对该基底形成一第二复晶矽层,并定义该第二复晶矽层,形成该快闪记忆体之一控制闸。11.如申请专利范围第10项所述快闪记忆体之制造方法,其中该硬材料层包括氮化矽层。12.如申请专利范围第10项所述快闪记忆体之制造方法,其中该硬材料层包括矽氧氮化物层。13.如申请专利范围第10项所述快闪记忆体之制造方法,其中该介电层包括非晶形矽层。14.如申请专利范围第10项所述快闪记忆体之制造方法,其中该绝缘间隙壁包括氧化物层。15.如申请专利范围第10项所述快闪记忆体之制造方法,在去除该硬材料层后,对该基底形成该第二复晶矽层前,更包括对该第一复晶矽层进行一掺杂的步骤。16.如申请专利范围第10项所述快闪记忆体之制造方法,其中该内复晶矽介电层提供该第二复晶矽层一较为平整的表面以进行沉积与定义。17.如申请专利范围第10项所述快闪记忆体之制造方法,该制造方法提供更新一电路布局之设计。18.一种快闪记忆体之制造方法,该制造方法至少包括:提供一基底,在该基底上形成有一穿隧氧化物层;在该穿隧氧化物层上形成一第一复晶矽层、第一介电层与一硬材料层;定义该硬材料层、该第一介电层与该第一复晶矽层,该第一复晶矽层作为该快闪记忆体之一浮置闸;在定义后之该硬材料层、该第一介电层与该第一复晶矽层之一侧边之该基底形成一源/汲极区,在该侧边形成一绝缘间隙壁;对该基底形成一内复晶矽介电层,以该硬材料层为终止层,以化学机械研磨法回蚀刻该内复晶矽介电层,暴露出该硬材料层表面;去除该硬材料层;对该基底形成一第二介电层,至少覆盖住该第一复晶矽层表面;以及在该第二介电层表面形成一第二复晶矽层,并定义该第二复晶矽层,形成该快闪记忆体之一控制闸。19.如申请专利范围第18项所述快闪记忆体之制造方法,其中该硬材料层包括氮化矽层。20.如申请专利范围第18项所述快闪记忆体之制造方法,其中该硬材料层包括矽氧氮化物层。21.如申请专利范围第18项所述快闪记忆体之制造方法,其中该第一介电层包括非晶形矽层。22.如申请专利范围第18项所述快闪记忆体之制造方法,其中该绝缘间隙壁包括氧化物层。23.如申请专利范围第18项所述快闪记忆体之制造方法,在去除该硬材料层后,对该基底形成该第二介电层前,更包括对该第一复晶矽层进行一掺杂的步骤。24.如申请专利范围第18项所述快闪记忆体之制造方法,其中该第二介电层包括氧化物层。25.如申请专利范围第18项所述快闪记忆体之制造方法,其中该第二介电层包括氮化矽层。26.如申请专利范围第18项所述快闪记忆体之制造方法,其中该内复晶矽介电层提供该第二复晶矽层一较为平整的表面以进行沉积与定义。27.如申请专利范围第18项所述快闪记忆体之制造方法,该制造方法提供更新一电路布局之设计。28.一种快闪记忆体之结构,该结构至少包括:具有一穿隧氧化物层之一基底;一浮置闸,为一经定义之复晶矽层,位于该穿隧氧化物层上;一介电层,至少覆盖住该浮置闸;一绝缘间隙壁,形成在该浮置闸侧边;一内复晶矽介电层,覆盖住该绝缘间隙壁;以及一控制闸,为一经定义之二复晶矽层,位于该介电层与该内复晶矽介电层上。29.如申请专利范围第28项所述快闪记忆体之结构,其中该介电层包括非晶形矽层。30.如申请专利范围第28项所述快闪记忆体之结构,其中该介电层包括氧化物层。31.如申请专利范围第28项所述快闪记忆体之结构,其中该介电层包括氮化矽层。32.如申请专利范围第28项所述快闪记忆体之结构,其中该绝缘间隙壁包括氧化物层。33.如申请专利范围第28项所述快闪记忆体之结构,其中该第一复晶矽层掺有杂质。34.如申请专利范围第28项所述快闪记忆体之结构,该结构提供更新一电路布局之设计。图式简单说明:第一图系显示一种习知快闪记忆体结构;以及第二图A置第二图E系显示根据本发明较佳实施例快闪记忆体之制造流程剖面图。 |
