| 主权项 |
1.一种半导体记忆装置,其具备有:字线(WL);备用字线(SWL);位元线(BL,BL),与上述字线和上述备用字线交叉;记忆单元(1),在上述字线和上述位元线之交点上至少配置1个;备用单元(SC),在上述备用字线和上述位元线之交点上至少配置1个;资料反相装置(20),以上述备用单元来调换上述记忆单元时,上述备用单元记忆已记忆在上述记忆单元之资料的反相资料时,产生用以使资料反相之反相信号;反相写入装置(10),将资料写入到记忆上述反相资料的备用单元时,使按照从上述资料反相装置所提供之上述反相信号,写入到上述备用单元之资料反相;反相读出装置(8),从记忆上述反相资料之备用单元中读出资料时,使按照从上述资料反相装置所提供之上述反相信号,从上述备用单元读出之资料反相。2.如申请专利范围第1项之半导体记忆装置,该半导体记忆装置进一步具备有:置换判定装置,判定与被输入之位址起响应的上述记忆单元,是否可以上述备用单元来置换,在可以上述备用单元来置换时,就产生备用致能信号,上述资料反相装置(20),在接受上述备用致能信号时动作。3.如申请专利范围第2项之半导体记忆装置,其进一步具备有:单元状态判定装置(16),按照选择上述字线之字线选择信号和选择上述备用字线之备用字线选择信号,以判定置换上述记忆单元之上述备用单元是否为记忆已记忆在上述记忆单元内之资料的反相资料;用上述单元状态判定装置,在判定上述备用单元为记忆上述反相资料者时,上述资料反相装置(20)会动作,同时在判定上述备用单元非为记忆上述反相资料者时,上述资料反相装置(20)就不动作。4.如申请专利范围第3项之半导体记忆装置,其进一步具备有:输入缓冲器(11);和输出缓冲器(5),含有前置放大器及主放大器;上述反相写入装置(10),系按照上述反相信号而使从上述输入缓冲器输出之资料反相,上述反相读出装置(8),系按照上述反相信号而使从上述前置放大器输出之资料反相。5.如申请专利范围第1项之半导体记忆装置,其进一步具备有:位址键(address key)电路(30),系按照从外部供给之位址信号来产生测试模态信号;上述资料反相装置(20),接受上述测试模态信号而使其动作。图式简单说明:第一图显示本发明实施形态1之半导体记忆装置的全体构造图。第二图A-第二图B是用来说明第一图所示之半导体记忆装置的动作图。第三图显示在第一图所示之信息组判定部和资料扰频控制电路之构造图。第四图显示在第二图B所示之扰频电路之构造图。第五图显示在第二图A所示之扰频电路之构造图。第六图显示本发明实施形态2之半导体记忆装置的全体构造图。第七图A-第七图B是用来说明习知半导体记忆装置之动作图。第八图显示习知半导体记忆装置之记忆单元的配置图。 |
