| 主权项 |
1.一种电子组件之互连结构,供连接一层之金属化至延伸至该金属化之一壕沟或一通孔,该电子组件具有延长之电迁移寿命,该结构包含:一第一导体层,包含第一材料;一介电层,于该第一导体层上方;一壕沟或通孔贯穿该介电层延伸至该第一导体层;一第一衬层,沿着该壕沟或通孔侧壁而提供该介电层之扩散障层;及一第二导体层,包含该第一材料填补该壕沟或通孔供电接触该第一导体层,该第一衬层并未位于该第一与第二导体层间。2.如申请专利范围第1项之互连结构,其中该第一导体层及第二导体层包含铜。3.如申请专利范围第1项之互连结构,其中该介电层包含氧化矽,氟化氧化物,聚合物,仿钻石碳及玻璃纺纱中之任一者。4.如申请专利范围第1项之互连结构,其中该黏着层系介于该第一导体层与该第二导体层间。5.如申请专利范围第4项之互连结构,其中该黏着层并非铜之扩散障层。6.如申请专利范围第5项之互连结构,其中该黏着层为非连续。7.如申请专利范围第5项之互连结构,其中该黏着层为非属铜扩散障壁之材料。8.如申请专利范围第7项之互连结构,其中该黏着层为铝及铬中之任一者。9.如申请专利范围第1项之互连结构,其中一层水平层顺着该壕沟之暴露水平面,该水平层系由第二介电材料制成,该水平层提供一层扩散障壁介于该第二导体与该第一介电层间,该水平层系由与该第一衬层之不同材料制成。10.如申请专利范围第9项之互连结构,其中该水平层为第一介电材料之止层。11.一种具有延长之电迁移寿命之多层电子组件,其包含:复数介电层,其上有金属化;呈壕沟或通孔状之复数开口,该壕沟或通孔系延伸贯穿至少一层及连接于该壕沟或通孔下表面之金属化;一第一衬层顺着该壕沟或通孔侧壁提供介电材料之扩散障壁;及一导体填补该壕沟或通孔供电连接该金属化,该第一衬层并非位于该第一与该第二导体层间。12.如申请专利范围第11项之多层电子组件,其中该金属化及导体为铜。13.如申请专利范围第12项之多层电子组件,其具有一种双重镶嵌结构。14.如申请专利范围第11项之多层电子组件,其中该介电材料为氧化矽,氟化氧化物,聚合物,仿钻石碳或玻璃纺纱。15.如申请专利范围第11项之多层电子组件,其中介于该金属化与该导体间有一黏着层。16.如申请专利范围第15项之多层电子组件,其中该黏着层非为铜之扩散障层。17.如申请专利范围第16项之多层电子组件,其中该黏着层为非连续。18.如申请专利范围第15项之多层电子组件,其中该黏着层为可于电子组件制造过程或使用过程熔解于该导体或金属化之材料。19.如申请专利范围第18项之多层电子组件,其中该黏着层为铝及铬。20.如申请专利范围第11项之多层电子组件,其中该水平扩散障层系设置于各层间提供表面上金属化与介电材料间之扩散障壁,该水平层系由与衬层材料之不同材料制成。21.如申请专利范围第20项之多层电子组件,其中该水平层为介电材料之蚀刻止层。22.一种制造具有延长之电迁移寿命之多层电子组件之方法,其包含:形成多层电子组件层,系经由制造有金属化形成其上之介电层之层作为电子组件,及提供开口延伸贯穿至少一层面电连接该层表面之金属化;于该开口形成扩散障壁衬层;使用方向性蚀刻由该开口底部蚀刻该衬层,而该衬层保留于开口侧壁;及以导体填补该开口而提供接触金属化之导体。23.如申请专利范围第22项之方法,其中该金属化及导体为铜。24.如申请专利范围第23项之方法,其中该组件其中具有双重镶嵌结构。25.如申请专利范围第22项之方法,其中该介电材料包含氧化矽,氟化氧化物,聚合物,仿钻石碳或玻璃纺纱。26.如申请专利范围第22项之方法,其中介于金属化与导体间有一层黏着层。27.如申请专利范围第26项之方法,其中该黏着层非为铜之扩散障壁。28.如申请专利范围第16项之方法,其中黏着层为非连续。29.如申请专利范围第28项之方法,其中黏着层为铝、铬。30.如申请专利范围第22项之方法,其中有一层水平介电层顺着各层介电层表面隔开其表面之金属化与介电材料。图式简单说明:第一图为本发明之电互连多层电子组件之部分剖面透视图。第二图A-第二图E显示根据本发明方法形成双重镶嵌线及互连扣之步骤顺序。第三图显示介于互连扣底与金属化层间具有非连续黏着层之本发明之电子互连多层电子组件之部分剖面透视图。第四图显示先前技术多层电子组件之剖面图,该组件具有双重镶嵌互连扣,介于扣底与组件毗邻下表面金属化之上表面间具有扩散障壁。 |
