| 主权项 |
1.一种电容(capacitor)之下层储存电极(storagenode)的制作方法,该下层储存电极系制作于一半导体晶片之基底(substrate)表面,该基底表面包含有一绝缘层,以及一接触电极(node contact)设于该绝缘层之一预定区域内,且该接触电极之表面系与该绝缘层之表面约略切齐,该制作方法包含有下列步骤:于该基底表面形成一过渡层;于该过渡层形成一孔洞,该孔洞系位于该接触电极上方且通达至该接触电极表面;于该过渡层表面及该孔洞内形成一非晶矽层(amorphous silicon, -Si),该非晶矽层会均匀地覆盖于该过渡层表面并完全填满该孔洞;进行一平整化(planarization)制程以去除该过渡层表面之非晶矽层,并使该孔洞内之非晶矽层表面约略与该过渡层表面切齐;以及去除该基底表面之过渡层,使该孔洞内之非晶矽层凸出于该基底表面以形成该下层储存电极。2.如申请专利范围第1项之制作方法,其中该过渡层上之孔洞系以下列步骤形成:于该过渡层表面形成一光阻层;进行一黄光(lithography)制程,以使该光阻层位于该接触电极上方之一预定区域形成一开口;进行一蚀刻(etch)制程以去除位于该光阻层之开口下方之过渡层以形成该孔洞。3.如申请专利范围第2项之制作方法,其中该蚀刻制程系为一乾蚀刻制程,在完成该乾蚀刻制程时,该孔洞底部之氮矽层也同时会被完全去除。4.如申请专利范围第1项之制作方法,其中该过渡层系由矽氧物所构成。5.如申请专利范围第4项之制作方法,其中该基底表面之过渡层系以一利用缓冲式氧化层蚀刻液(buffered oxide etcher, BOE)做为蚀刻溶液之湿蚀刻制程去除。6.如申请专利范围第5项之制作方法,其中该基底表面包含有一氮矽层设于该绝缘层的表面,用来做为该湿蚀刻制程之终止层(stop layer)。7.如申请专利范围第1项之制作方法,其中该接触电极系由多晶矽(polysilicon) 或非晶矽所构成。8.如申请专利范围第1项之制作方法,其中该过渡层的厚度约为7000-8000。9.如申请专利范围第1项之制作方法,其中该垂直孔洞内之非晶矽层系沿该孔洞内之侧壁表面逐渐向该孔洞之中心部位生长,终至完全填满该孔洞。10.如申请专利范围第9项之制作方法,其中该孔洞之直径约为4000-6000。11.如申请专利范围第1项之制作方法,其中该平整化制程系为一化学机械研磨(chemicalmechanical polishing, CMP)制程或一回蚀刻(etch back)制程。12.如申请专利范围第1项之制作方法,其中于形成该下层储存电极后,该制作方法另包含有一半球状颗粒化(hemi-spherical grain,HSG)制程,用来将该下层储存电极之非晶矽层表面转变成为一具有复数个半球状颗粒结构的粗糙表面,进而增加该下层储存电极之表面积。图式简单说明:第一图至第四图为习知电容之下层储存电极的制程示意图。第五图为习知光阻层位置定义错误之剖面示意图。第六图至第十三图为本发明电容之下层储存电极的制程示意图。 |
