| 摘要 |
<p>바운더리 스캔 테스트 회로(JTAG) 인터페이스를 사용하여 구성 레지스터(150) 내에서 구성 래치(151)의 집합에 데이터를 공급한다. 구성 레지스터(150)는 테스트 데이터 레지스터(TDR)(180)로서 JTAG 구조에 포함된다. 구성 레지스터(150)의 각 구성 비트는 구성 래치(151)로 구성되고, 각 구성 래치(151)는 출력 논리 매크로셀 내에서 구성 제어 신호(160)로서의 출력을 갖는다. 구성 레지스터의 입력 신호(149)는 구성, 프로토타이핑 및 테스팅을 위하여 직렬 연결된 구성 비트 비휘발성 소자 감지 래치의 집합(120)으로부터 또는 JTAG 테스트 데이터 입력(TDI) 데이터 핀(101)으로부터 선택적으로 제공된다.</p> |
