| 主权项 |
1.一种具有源极-基体端点之场效电晶体(FET),此种FET具有沟渠式闸极,另又包括以下结构:-第一种导电型式之汲极区(5),其是设置在第二种导电型式之半导体层(3)上,而半导体层(3)则配置在第一种导电型式之半导体基体(1)上,-沟渠式闸极(8)基本上是贯穿半导体层(3)的,-在半导体层(3)之另一表面上之沟渠(8)之末端处设有第一种导电型式之源极区(11),-在半导体层(3)之另一表面上靠近沟渠(8)之区域中设有第二种导电型式之半导体区(6),其表面与源极区(11)之表面共同形成半导体层之另一表面,此种EFT之特征为:在半导体层(3)之上述之另一表面与半导体基体(1)之间有一种埋入式之高导电层(13;23)。2.如申请专利范围第1项之场效电晶体,其中高导电层(13;23)是由一种材料所构成,此种材料是与源极区(11)、第二种导电型式之半导体基体(6)形成一种欧姆性接触。3.如申请专利范围第1项之场效电晶体,其中该材料是由矽化物或氮化钛或与此类似之材料所构成。4.如申请专利范围第1成2项之场效电晶体,其中该高导电层(3)是由第一种导电型式之掺杂物质所掺杂之多晶矽所构成。5.如申请专利范围第4项之场效电晶体,其中须对第二种导电型式之半导体区(6,7)进行高掺杂,使pn-接面(24)在多晶之高导电层(23)中延伸。6.如申请专利范围第1,2或3项之场效电晶体,其中半导体基体(1)是由高导电之矽或复数个矽层所构成。7.如申请专利范围第1或第2项之场效电晶体,其中晶圆连结面(14,15)是在半导体基体(1)和高导电层(13)之间延伸或在半导体层(3)和高导体层(13)之间延伸。8.如申请专利范围第1项之场效电晶体,其中半导体层(3)之层厚度是5至10m。9.如申请专利范围第7项之场效电晶体,其中半导体层(3)之层厚度是5至10m。10.如申请专利范围第1项之场效电晶体,其中汲极区(5)之层厚度或侵入深度小于1m。11.如申请专利范围第1或第2项之场效电晶体,其中高导电层(13)之层厚度大约是0.01m。12.如申请专利范围第7项之场效电晶体,其中高导电层(13)之层厚度大约是0.01m。13.如申请专利范围第1项之场效电晶体,其中半导体基体(1)之层厚度是50至200m。14.如申请专利范围第6项之场效电晶体,其中半导体基体(1)之层厚度是50至200m。15.如申请专利范围第1或第2项之场效电晶体,其中第二种导电型式之半导体区(6,7)之层厚度是2至5m。16.如申请专利范围第5项之场效电晶体,其中第二种导电型式之半导体区(6,7)之层厚度是2至5m。17.如申请专利范围第1或第2项之场效电晶体,其中源极区(11)之层厚度或侵入深度是1至3m。18.如申请专利范围第1项之场效电晶体,其中汲极-金属层(12)之层厚度是1至5m,特别是3m。19.如申请专利范围第1项之场效电晶体,其中相邻之沟渠式闸极(8)之间的距离大约是5m。20.如申请专利范围第1或第2项之场效电晶体,其中第二种导电型式之半导体区(6,7)在与高导电层(13)相邻接之区域(7)中是高掺杂的。21.如申请专利范围第5项之场效电晶体,其中第二种导电型式之半导体区(6,7)在与高导电层(13)相邻接之区域(7)中是高掺杂的。22.如申请专利范围第1项之场效电晶体,其中复数个闸极并联有一个边缘-闸极是接地的(请参阅第六图)。23.如申请专利范围第19项之场效电晶体,其中复数个闸极并联有一个边缘-闸极是接地的(请参阅第六图)。24.如申请专利范围第1项之场效电晶体,其中闸极之多晶矽填料(10)在一种配置于半导体层(3)上之隔离层(25)区域中具有帽形之侧向伸展区(22)(第七图)。25.如申请专利范围第1项之场效电晶体,其中半导体基体(1)是由单晶矽或多晶矽所构成。26.如申请专利范围第6项之场效电晶体,其中半导体基体(1)是由单晶矽或多晶矽所构成。27.一种场效电晶体之制造方法,此种场效电晶体是指申请专利范围第1至26项中任一项所述者,此种方法之特征是:一种设有高导电层(13)之半导体晶圆(第三图)是与半导体基体(1)结合成晶圆连接件。28.一种场效电晶体之制造方法,此种场效电晶体是指申请专利范围第1至26项中任一项所述者,此种方法之特征是:此种设有高导电层(13,23)之半导体基体(1)是与半导体层(3)结合成晶圆连接件。29.如申请专利范围第27或28项之制造方法,其中在晶圆连结之前须在半导体晶圆成半导体基体上施加一种金字塔形之多晶矽结构(17,18),使得在半导体晶圆或半导体基体被薄化研磨之后金字塔形之结构之裸露之尖端可作为校准遮盖用。图式简单说明:第一图系本发明之具有源极-基体端点之FETs之第一实施例之切面图。第二图系本发明之具有源极-基体端点之FETs之第二实施例之切面图,其中特别显示可能之可接-晶圆连结表面所在之处。第三图系解释本发明之具有源极-基体端点之FETs之制造方法所用之图解。第四图系本发明之具有源极-基体端点之FETs之第三实施例之切面图,其中设有深蚀刻之闸极-沟渠,使FET适用于较高之电压。第五图系本发明之具有源极-基体端点之FETs之第四实施例之切面图,其中存在一种短路之强固之"body"区。第六图系本发明之具有源极-基体端点之FETs之第五实施例之切面图,其中显示多个FETs在共同之源极中并联且形成边缘结构。第七图系本发明之具有源极-基体端点之FETs之第六实施例之切面图,其中闸极填料设有帽形之结构。第八图系本发明之第七实施例之具有源极-基体端点之FET制造时之图解。第九图系本发明之具有源极-基体端点之FETs之第八实施例之切面图,其中解释一种有利之边缘终端。第十图系本发明之具有源极-基体端点之FETs之第九实施例之切面图,其中解释一种在由多晶矽所构成之高导电层中之pn-接面之位置。 |
