发明名称 半导体装置之制造方法
摘要 首先,在已形成对准标志于其上的一半导体基板上形成一导电层。在待形成一配线层的该导电层的一区域之上及在对准标志之上选择性地形成一层光阻。接着,藉由采用该光阻作为光罩来蚀刻该导电层。
申请公布号 TW444271 申请公布日期 2001.07.01
申请号 TW088101538 申请日期 1999.02.01
申请人 电气股份有限公司 发明人 小室雅宏
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼;周良吉 台北市长春路二十号三楼
主权项 1.一种半导体装置之制造方法,包括下列步骤:在已形成对准标志于其上的一半导体基板上形成一导电层;在待形成配线层的该导电层之区域之上及在对准标志之上选择性地形成一层光阻;及藉由采用该光阻作为光罩来蚀刻该导电层。2.如申请专利范围第1项的半导体装置之制造方法,其中,形成该光阻之步聚包括下列步骤:在该导电层的整个表面上涂布一层光阻;藉由采用将待形成该配线层之区域及该对准标志之区域予以遮蔽的一层光罩,将该光阻曝光;及将该光阻显影。3.如申请专利范围第1项的半导体装置之制造方法,其中,在蚀刻导电层的步骤之后,并进行如下步骤:藉由采用该对准标志作为目标,用于形成上层的光罩进行位置对准;及藉由采用该光罩在该半导体基板上形成上层图案。4.如申请专利范围第1项的半导体装置之制造方法,其中,在蚀刻该导电层的步骤之前进行下面的步骤:在该半导体基板上形成一层层间绝缘膜;将该层间绝缘膜平坦化;开设该层间绝缘膜的待形成接触窗之区域和位于该对准标志上的区域;及将多晶矽膜填进该接触窗中。5.如申请专利范围第1项的半导体装置之制造方法,其中该对准标志位于该半导体基板的刻线之上。6.如申请专利范围第1项的半导体装置之制造方法,其中该导电层系由金属矽化物膜组成。图式简单说明:第一图A至第一图G是剖面图,以步骤的连续次序说明一习用的半导体装置之制造方法;第二图A至第二图D为剖面图,以步骤的连续次序来说明日本专利申请特开平第1-149435号所描述之习用的半导体装置之制造方法;第三图A至第三图G为剖面图,以步骤的连续次序来说明日本专利申请特开平第5-36600号所描述之习用的半导体装置之制造方法;第四图A至第四图G为剖面图,以步骤的连续次序来说明依照本发明第一实施例的半导体装置之制造方法;第五图A至第五图G为剖面图,以步骤的连续次序来说明依照本发明第二实施例的半导体装置之制造方法;及第六图是一平视图,说明藉由第二实施例的方法所制造的半导体装置。
地址 日本