| 主权项 |
1.一种半导体晶片叠合封装结构,其包含:一基板;一第一晶片,置于该基板上;一第一连接线,具一第一连接侧边,该第一连接侧边系连接至该第一晶片,藉以使该第一晶片与该基板电连接;以及一第二晶片,叠合于该第一晶片及该第一连接线之该连接侧边之上。2.如申请专利范围第1项所述之半导体晶片叠合封装结构,其中该第一晶片至少具一焊垫,藉以与该第一连接线之该第一连接侧边连接。3.如申请专利范围第2项所述之半导体晶片叠合封装结构,其中该焊垫系为扁平状。4.如申请专利范围第1项所述之半导体晶片叠合封装结构,其中该第一连接线之另一端更连接至该基板。5.如申请专利范围第1项所述之半导体晶片叠合封装结构,其中更包含一第二连接线,该第二连接线系具一第二连接侧边,该第二连接侧边系连接至该第二晶片之一焊垫。6.如申请专利范围第5项所述之半导体晶片叠合封装结构,其中该焊垫系为扁平状。7.如申请专利范围第5顷所述之半导体晶片叠合封装结构,其中该第二连接线之另一端更连接至该基板,藉以使该第二晶片与该基板电连接。8.如申请专利范围第1项所述之半导体晶片叠合封装结构,其中该第一晶片与该第二晶片之间更具一黏者层,藉以使该第一晶片及该第二晶片叠合在一起。9.如申请专利范围第1项所述之半导体晶片叠合封装结构,其中该基板系为一电路板。图式简单说明:第一图:习用叠合式封装结构。第二图:习用叠合式封装结构之部份放大。第三图:本案叠合式封装结构。第四图:本案叠合式封装结构之部份放大。 |
