发明名称 半导体蚀刻清洁程序
摘要 一种新颖之半导体蚀刻清洁程序,完全使用乾式方法进行清洁程序,以防止清洗溶液或残渣陷入多孔low-k介电层的小孔洞(pore)中之问题发生,藉以增进互连金属之可靠度。
申请公布号 TW451352 申请公布日期 2001.08.21
申请号 TW089112294 申请日期 2000.06.22
申请人 台湾积体电路制造股份有限公司 发明人 杨宝如;赵立志;郑双铭;蔡嘉雄
分类号 H01L21/3065 主分类号 H01L21/3065
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 1.一种半导体蚀刻清洁程序,适用于进行双重镶嵌蚀刻之半导体结构上;其中,上述半导体结构包含:一半导体基底;铜金属层,形成于上述半导体基底上;蚀刻终止层,形成于上述铜金属层之上;组合绝缘层,形成于上述蚀刻终止层之上,至少有一个具有T型剖面轮廓之开孔,上述开孔中之底部露出有上述蚀刻终止层;以及,光阻层,残留于上述开孔区域外之上述组合绝缘层上;上述清洁程序,包括:使用氧气进行乾式电浆蚀刻,以去除上述残留之光阻层;使用氧气和含氟气体进行乾式电浆蚀刻,以去除上述开孔底部中之蚀刻终止层,而露出上述铜金属层;使用含氢之混合气体电浆,以清洁上述开孔之轮廓侧壁、以及上述铜金属层之表面。2.如申请专利范围第1项所述之清洁程序,其中,乾式蚀刻上述残留之光阻层,所使用之氧气电浆,系在氧气之流量介于27~33sccm,气压小于20mtorr,偏压差功率(bias)介于90~110W,上电极功率(1CP)介于450~550W之条件下,进行81~99秒。3.如申请专利范围第1项所述之清洁程序,其中,乾式蚀刻上述蚀刻终止层,所使用之氧气和含氟气体电浆,系在氧气之流量介于9~11sccm,含氟气体之流量介于45~55sccm,气压小于20mtorr,偏压差功率(bias)介于27~33W,上电极功率(ICP)介于450~550W之条件下,进行54~66秒。4.如申请专利范围第3项所述之清洁程序,其中,上述含氟气体为C2H6。5.如申请专利范围第3项所述之清洁程序,其中,上述蚀刻终止层,系可选择自Si3N4,SiON,SiC化合物中之一。6.如申请专利范围第1项所述之清洁程序,其中,使用含氢之混合气体电浆进行清洁,系在含氢混合气体之流量介于68~82sccm,气压小于20mtorr,偏压差功率(bias)介于45~55W,上电极功率(ICP)介于450~550W之条件下,进行27~33秒。7.如申请专利范围第1项所述之清洁程序,其中,使用含氢之混合气体,系由氢气混合氦气、或氢气混合氮气之一中选择而得。8.如申请专利范围第1项所述之清洁程序,其中,上述组合绝缘层系可单由多孔低介电常数之材质所构成,或是由两层多孔低介电常数之材质夹一绝缘材质所构成。9.一种半导体蚀刻清洁程序,适用于进行接触洞蚀刻中之半导体结构上;其中,上述半导体结构包含:一半导体基底;铜金属层,形成于上述半导体基底上;蚀刻终止层,形成于上述铜金属层之上;具有低介电常数之多孔介电层,形成于上述蚀刻终止层之上,至少有一接触洞开孔,上述开孔中之底部露出有上述蚀刻终止层;以及,光阻层,残留于上述开孔区域外之上述介电层上;上述清洁程序,包括:使用氧气进行乾式电浆蚀刻,以去除上述残留之光阻层;使用氧气和含氟气体进行乾式电浆蚀刻,以去除上述开孔底部中之蚀刻终止层,而露出上述铜金属层;使用含氢之混合气体电浆,以清洁上述开孔之轮廓侧壁、以及上述铜金属层之表面。10.如申请专利范围第9项所述之清洁程序,其中,乾式蚀刻上述残留之光阻层,所使用之氧气电浆,系在氧气之流量介于27~33sccm,气压小于20mtorr,偏压差功率(bias)介于90~110W,上电极功率(ICP)介于450~550W之条件下,进行81~99秒。11.如申请专利范围第9项所述之清洁程序,其中,乾式蚀刻上述蚀刻终止层,所使用之氧气和含氟气体电浆,系在氧气之流量介于9~11sccm,含氟气体之流量介于45~55sccm,气压小于20mtorr,偏压差功率(bias)介于27~33W,上电极功率(ICP)介于450~550W之条件下,进行54~66秒。12.如申请专利范围第11项所述之清洁程序,其中,上述含氟气体为C2H6。13.如申请专利范围第11项所述之清洁程序,其中,上述蚀刻终止层,系可选择自Si3N4,SiON,SiC化合物中之一。14.如申请专利范围第9项所述之清洁程序,其中,使用含氢之混合气体电浆进行清洁,系在含氢混合气体之流量介于68~82sccm,气压小于20mtorr,偏压差功率(bias)介于45~55W,上电极功率(ICP)介于450~550W之条件下,进行27~33秒。15.如申请专利范围第9项所述之清洁程序,其中,使用含氢之混合气体,系由氢氟混合氦气、或氢气混合氮气之一中选择而得。图式简单说明:第一图显示双镶嵌制程(配合铜制程),在完成绝缘层蚀刻后之剖面图;第二图显示另一种双镶嵌制程(配合铜制程),在完成绝缘层蚀刻后之剖面图;第三图显示一般接触洞蚀刻制程(配合铜制程),在完成接触洞蚀刻后之剖面图;第四图A至第四图C显示本发明半导体蚀刻清洁程序之流程剖面图;以及第五图显示低介电常数材质之频谱分析结果图。
地址 新竹科学工业园区园区三路一二一号