| 摘要 |
<p>본 발명은 반도체소자의 제조방법에 관한 것으로, 종래에는 셀 트랜지스터의 단채널에 따른 이격마진, 주변영역 엔모스 트랜지스터의 엘디디 마진 및 주변영역 피모스 트랜지스터의 단채널에 따른 이격마진을 확보하기 위하여 3번의 절연막 증착 및 식각을 진행함에 따라 공정이 번거롭고, 또한 셀 트랜지스터의 단채널에 따른 이격마진 및 주변영역 엔모스 트랜지스터의 엘디디 마진을 확보하기 위하여 셀영역 제1게이트의 제1,2측벽이 550Å 정도의 두께로 형성됨에 따라 제1게이트간 이격영역이 충분하지 않게 되므로, 후속 층간절연막의 갭-필이 불완전하여 보이드에 기인하는 인접 커패시터 단락의 요인이 되는 문제점이 있었다. 따라서, 본 발명은 셀영역과 주변영역이 정의된 반도체기판 상에 게이트산화막, 게이트전극 및 캡절연막이 적층된 제1게이트를 이격 패터닝하는 공정과; 상기 결과물의 상부전면에 버퍼 고온저압산화막을 800∼900Å의 두께로 증착한 다음 제1마스크를 통해 고농도 피형 불순물이온을 주입하여 주변영역 피모스 트랜지스터의 소스/드레인을 형성한 다음 애싱 및 클리닝을 실시함으로써, 상기 버퍼 고온저압산화막을 250∼350Å의 두께만큼 제거하는 공정과; 상기 결과물 상에 제2마스크를 통해 고농도 엔형 불순물이온을 주입하여 주변영역 엔모스 트랜지스터의 소스/드레인을 형성한 다음 애싱 및 클리닝을 실시함으로써, 잔류하는 버퍼 고온저압산화막을 제거하고, 열처리를 실시하는 공정과; 상기 결과물 상에 제3마스크를 통해 저농도 엔형 불순물이온을 주입하여 주변영역 엔모스 트랜지스터의 엘디디영역을 형성한 다음 계속해서 주변영역 엔모스 트랜지스터의 펀치쓰루를 방지하기 위하여 피형 불순물이온을 경사지게 주입하고, 애싱 및 클리닝을 실시하는 공정과; 상기 결과물의 상부전면에 버퍼질화막을 150∼250Å의 두께로 증착한 다음 저농도 엔형 불순물이온을 블랭킷 주입하여 셀영역 트랜지스터의 소스/드레인을 형성한 다음 열처리하는 공정으로 이루어지는 반도체소자의 제조방법을 제공함으로써, 고온저압산화막을 850Å 정도로 형성하여 주변영역 피모스 트랜지스터의 단채널에 따른 이격마진을 확보한 다음 클리닝을 통해 300Å 정도가 제거된 고온저압산화막을 이용하여 엔모스 트랜지스터의 엘디디마진을 확보하고, 버퍼질화막을 200Å 정도의 두께로 형성하여 셀 트랜지스터의 단채널에 따른 이격마진을 확보함에 따라 2번의 절연막 증착 및 식각으로 인해 공정이 단순화되고, 또한 셀영역 제1게이트의 측벽이 버퍼질화막의 두께인 200Å 정도의 두께로 형성됨에 따라 제1게이트간 이격영역이 충분해지므로, 후속 층간절연막의 갭-필 특성을 향상시켜 인접하는 커패시터의 단락을 방지할 수 있는 효과가 있다.</p> |
