| 主权项 |
1.一种不挥发性半导体记忆装置,该装置包括:一记忆胞阵列,该记忆胞阵列是由以矩阵方式排列复数个不挥发性记忆胞组成;一页面缓冲寄存器,该页面缓冲寄存器可保存写入经由一页面位址信号所选择之一不挥发性记忆胞之一1页面份资料;一内部列位址产生电路,该内部列位址产生电路为了使该页面缓冲寄存器内之该1页面份资料依序载入每一复数位元中,而依序产生输入该页面位址信号以及该1页面内之一列位址信号;以及一控制电路,该控制电路可控制一资料更换模式,而将该页面位址信号所选择之该不挥发性记忆胞,全部资料消除,接着使该页面缓冲寄存器内所载入之该1页面份资料,全部资料写入。2.如申请专利范围第1项所述之一种不挥发性半导体记忆装置,其中该资料更换模式包括一确认读取动作,该确认读取动作可在资料写入后,确认写入状态。3.如申请专利范围第1项所述之一种不挥发性半导体记忆装置,其中包括在该页面缓冲寄存器之该1页面份资料依序载入每一复数位元时,可在该些复数位元之资料载入后,经过一定时间,而无法供给下个该些复数位元之资料的情况下,设定一资料载入等待时间而重置该资料更换模式。4.如申请专利范围第1项所述之一种不挥发性半导体记忆装置,其中该内部列位址产生电路包括一位址寄存器,该位址寄存器可经由进行该控制电路之控制初期化以及增强而产生该列位址信号。5.如申请专利范围第1项所述之一种不挥发性半导体记忆装置,其中更包括一选择选通电路,该选择选通电路可切换该资料更换模式中从该内部列位址产生电路所产生之该列位址信号以及在该资料读取模式中从外部端子所供给之该列位址信号而传送至一列译码器。6.如申请专利范围第1项所述之一种不挥发性半导体记忆装置,其中该记忆胞阵列包括使1页面份之该不挥发性记忆胞之一控制闸极共通连接一控制闸极线,各个该不挥发性记忆胞之汲极通过一第一选择选通电晶体而连接位元线,源极通过一第二选择选通电晶体而连接共通源极线。7.一种不挥发性半导体记忆装置,该装置包括:一记忆胞阵列,该记忆胞阵列是由以矩阵方式排列复数个不挥发性记忆胞组成;一位址缓冲寄存器,该缓冲位址寄存器可输入从外部端子供给之一页面位址信号;一页面缓冲寄存器,该页面缓冲寄存器可保存经由该位址缓冲寄存器输入之该页面位址信号所选择之一不挥发性记忆胞之一可写入1页面份资料;一感应放大器,该感应放大器可检测增幅经由该页面位址信号所选择之该不挥发性记忆胞之内部,经由一列位址信号所选择之复数位元资料;一内部列位址产生电路,该内部列位址产生电路为了在一资料更换模式中使该页面缓冲寄存器内之该1页面份资料依序载入每一该些复数位元中,而依序产生1页面内之该列位址信号;一选择选通电路,该选择选通电路可切换从该内部列位址产生电路所产生之该列位址信号以及从该页面缓冲寄存器电路所输入之该列位址信号;以及一控制电路,该控制电路可控制该资料更换模式,而使该页面位址信号所选择之该不挥发性记忆胞,全部资料消除,接着使该页面缓冲寄存器内所载入之该1页面份资料,全部资料写入。图式简单说明:第一图为揭示本发明实施例之EEPROM组成方块示意图。第二图为揭示本发明实施例之记忆胞阵列等价电路示意图。第三图为揭示本发明实施例之记忆胞阵列之版面设计示意图。第四图A至第四图B为揭示第三图之A-A'以及B-B'之剖面示意图。第五图为揭示本发明实施例资料更换之基本动作流程示意图。第六图为揭示本发明实施例资料更换动作之状态示意图。第七图为揭示本发明实施例详细的内部信号状态示意图。第八图为揭示本发明实施例于资料更换模式中第一图之位址寄存器之控制信号示意图。第九图为揭示本发明实施例各个动作之电位关系示意图。第十图为揭示本发明实施例在设定资料载入等待时间之情况下动作状态示意图。第十一图为揭示位元型EEPROM之记忆胞阵列等价电路示意图。第十二图为揭示NAND型EEPROM之记忆胞阵列等价电路示意图。第十三图为揭示位元型EEPROM之资料更换动作状态示意图。第十四图为揭示NAND型EEPROM之资料消除模式状态示意图。第十五图为揭示NAND型EEPROM之资料写入模式状态示意图。第十六图为揭示另一实施例之/CE以及/WE信号之输入方法示意图。第十七图为揭示另一实施例之/CE以及/WE信号之输入方法示意图。 |
