| 主权项 |
1.一种闸极与源极/汲极区分开布植之互补式金氧半电晶体(CMOS)的形成方法,该方法至少包含以下步骤:提供一半导体基板,该半导体基板已形成一预定之NMOS电晶体区及PMOS电晶体区,复晶矽闸极并已定义,且以一隔离区分隔,此外于NMOS电晶体区之半导体基板已形成NLDD区(浅掺杂汲极以n型杂质),于PMOS电晶体区之半导体基板已形成PLDD区(浅掺杂汲极以p型杂质);一致性地(conformal)形成一氧化层以覆盖该半导体基板之所有表面;一致性地形成氮化矽层以覆盖该氧化层;形成一复晶矽层于该氮化矽层上,填满该复晶矽闸极间之间隙;施以平坦化制程,以该氮化矽层为终止层;施以蚀刻技术,以蚀刻该复晶矽闸极上之氮化矽层,以该氧化层为终止层;形成一第一光阻图案,以罩幕PMOS电晶体区;施以第一次离子布植,以对NMOS电晶体区之复晶矽闸极布植;去除该第一光阻图案;形成一第二光阻图案,以罩幕NMOS电晶体区;施以第二次离子布植,以对PMOS电晶体区之复晶矽闸极布植;去除该第二光阻图案;依序去除该复晶矽层及该氮化矽层;形成一间隙壁于各复晶矽闸极之侧壁;形成一第三光阻图案,以罩幕PMOS电晶体区;施以第三次离子布植,以形成源极/汲极区于NMOS电晶体区之半导体基板;去除该第三光阻图案;形成一第四光阻图案,以罩幕NMOS电晶体区;施以第四次离子布植,以形成源极/汲极区于PMOS电晶体区之半导体基板;去除该第四光阻图案;及形成金属矽化物层于上述之各复晶矽闸极及源极/汲极区。2.如申请专利范围第1项之方法,其中上述第一次离子布植系以n型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。3.如申请专利范围第1项之方法,其中上述第二次离子布植系以p型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。4.如申请专利范围第1项之方法,其中上述第三次离子布植系以n型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。5.如申请专利范围第1项之方法,其中上述第四次离子布植系以p型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。6.如申请专利范围第1项之方法,其中上述之金属矽化物层形成步骤至少包含以下步骤:清除该半导体基板上的残留氧化层;形成一金属层于该半导体基板之上述各区域表面;施以第一阶段退火以形成金属矽化物层于该复晶矽闸极及源极/汲极区。施以湿式蚀刻技术以移除该间隙壁及隔离区之金属层;及施以第二阶段退火以形成稳定相之金属矽化物层于该复晶矽闸极及源极/汲极区。7.如申请专利范围第1项之方法,其中上述之间隙壁层至少包含氮化矽层。8.一种闸极与源极/汲极区分开布植之互补式金氧半电晶体(CMOS)的形成方法,该方法至少包含以下步骤:提供一半导体基板,该半导体基板已形成一预定之NMOS电晶体区及PMOS电晶体区,各区除闸极氧化层外,复晶矽闸极并已定义,并以一隔离区分隔;形成一第一光阻图案,以罩幕PMOS电晶体区;施以第一次离子布植,以形成NLDD区于NMOS电晶体区之半导体基板;去除该第一光阻图案;形成一第二光阻图案,以罩幕NMOS电晶体区;施以第二次离子布植,以形成PLDD区于PMOS电晶体区之半导体基板;去除该第二光阻图案;一致性地(conformal)形成一氧化层以覆盖该半导体基板之所有表面;一致性地形成氮化矽层以覆盖该氧化层;形成一复晶矽层于该氮化矽层上,填满该复晶矽闸极间之间隙;施以平坦化制程,以该氮化矽层为终止层;施以蚀刻技术,以蚀刻该复晶矽闸极上之氮化矽层,以该氧化层为终止层;形成一第三光阻图案,以罩幕PM0S电晶体区;施以第三次离子布植,以对NMOS电晶体区之复晶矽闸极布植;去除该第三光阻图案;形成一第四光阻图案,以罩幕NMOS电晶体区;施以第四次离子布植,以对PMOS电晶体区之复晶矽闸极布植;去除该第四光阻图案;依序去除该复晶矽层及该氮化矽层;形成氮化矽间隙壁于各复晶矽闸极之侧壁;形成一第五光阻图案,以罩幕PMOS电晶体区;施以第五次离子布植,以形成源极/汲极区于NMOS电晶体区之半导体基板;去除该第五光阻图案;形成一第六光阻图案,以罩幕NMOS电晶体区;施以第六次离子布植,以形成源极/汲极区于PMOS电晶体区之半导体基板;去除该第六光阻图案;及形成金属矽化物层于上述之各复晶矽闸极及源极/汲极区。9.如申请专利范围第8项之方法,其中上述第一次离子布植系以n型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。10.如申请专利范围第8项之方法,其中上述第二次离子布植系以p型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。11.如申请专利范围第8项之方法,其中上述第三次离子布植系以n型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。12.如申请专利范围第8项之方法,其中上述第四次离子布植系以p型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。13.如申请专利范围第8项之方法,其中上述第五次离子布植系以n型导电性杂质布植,布植之能量和剂量分别为0.1-200 keV和1E13-1E16/cm2。14.如申请专利范围第8项之方法,其中上述第六次离子布植系以p型导电性杂质布植,布植之能量和剂量分别为0.1-200keV和1E13-1E16/cm2。15.如申请专利范围第8项之方法,其中上述之金属矽化物层形成步骤至少包含以下步骤:清除该半导体基板上的残留闸极氧化层;形成一金属层于该半导体基板之上述各区域表面;施以第一阶段退火以形成金属矽化物层于该复晶矽闸极及源极/汲极区;及施以湿式蚀刻技术以移除该间隙壁及隔离区之金属层。16.如申请专利范围第1项之方法,其中上述之第一阶段退火之温度约300-900℃,而第二阶段退火之温度约300-900℃。图式简单说明:图一a显示PMOS电晶体区与NMOS电晶体区分别已定义复晶矽闸极。图一b显示以光阻图案罩幕PMOS电晶体区,再对NMOS电晶体区进行NLDD离子布植。图一c显示以光阻图案罩幕NMOS电晶体区,再对PMOS电晶体区进行PLDD离子布植。图一d显示依序沉积薄氧化层、氮化矽层及复晶矽层于复晶矽闸极及半导体基板上。图一e显示以化学/机械式研磨制程进行平坦化,以氮化矽层为研磨终止层的横截面示意图。图一f显示再以蚀刻氮化矽的电浆气体蚀刻氮化矽层,以氧化层为蚀刻终止层。图一g显示以光阻图案罩幕PMOS电晶体区,再对NMOS电晶体区之复晶矽闸极进行n型导电性杂质之离子布植。图一h显示更换布植区,以光阻图案罩幕NMOS电晶体区,再对PMOS电晶体区之复晶矽闸极进行p型导电性杂质之离子布植。图一i显示依序去除复晶矽层、及氮化矽层的横截面示意图,薄氧化层仍留于复晶矽闸极及半导体基板上。图一j显示沉积氮化矽层,用以形成间隙壁的横截面示意图。图一k显示在间隙壁形成后以光阻图案罩幕PMOS电晶体区,再对NMOS电晶体区进行复晶矽闸极及源/汲极区的离子布植。图一l显示在间隙壁形成后以光阻图案罩幕NMOS电晶体区,再对PMOS电晶体区进行复晶矽闸极及源/汲极区的离子布植。图一m显示形成自对准金属矽化物层于源/汲极区及复晶矽闸极的横截面示意图。 |
