| 主权项 |
1.一种半导体装置,其具备半导体基板1;闸极绝缘膜3,形成在上述半导体基板1上;及闸极电极4,经由上述闸极绝缘膜3,形成于上述半导体基板1上;上述闸极绝缘膜3的介电常数在面内不一样。2.如申请专利范围第1项之半导体装置,其中上述闸极绝缘膜3的介电常数,在通道的宽度方向不一样。3.如申请专利范围第1项之半导体装置,其中上述闸极绝缘膜3于通道宽度方向的通道端部的介电常数比通道中央区的介电常数要低。4.如申请专利范围第1项之半导体装置,其中上述闸极绝缘膜3的中央部的介电常数高于通常氧化膜的介电常数3.9的数値。5.如申请专利范围第1项之半导体装置,其中上述闸极绝缘膜3的通道宽度方向的沟槽端部含有F和C。6.如申请专利范围第1项之半导体装置,其中上述闸极绝缘膜3的通道中心区含有N。7.如申请专利范围第1项之半导体装置,其中上述闸极绝缘膜3由Ta2O5或(Ba,Sr)TiO3形成。8.一种半导体装置的制造方法,其具备第1材料层21.22之形成步骤,该第1材料层21.22系1层以上积层在上述半导体基板20上而形成者;开口区之形成步骤,该开口区系形成在上述第1材料层21.22中者,用于产生分离区;沟槽23之形成步骤,该沟槽23系以上述开口区形成的上述第1材料层21.22为遮蔽膜,蚀刻上述半导体基板20的表面,由此形成在半导体基板20的表面者;注入离子24之步骤,系在上述沟槽23的侧壁注入使介电常数降低的离子24;第2材料层27之形成步骤,该第2层材料层27系形成于上述半导体基板20上,且埋入上述沟槽23内者;磨削步骤,系对着基板20方向磨削上述第2材料层27,直到上述第1材料层21.22表面暴露出为止;除去步骤,系除去暴露之上述第1层材料层21.22;闸极绝缘膜28之形成步骤,该闸极绝缘膜28系形成在上述半导体基板20上者;闸极电极30之形成步骤,该闸极电极30系形成在上述闸极绝缘膜28上者。9.一种半导体装置的制造方法,其具备第1步骤,系把第1材料层21.22以1层以上积层在上述半导体基板20上而形成者;第2步骤,系把开口区形成在上述第1材料层21.22中者,用于产生分离区;第3步骤,系把沟槽23以上述开口区形成的上述第1材料层21.22为遮蔽膜,蚀刻上述半导体基板20的表面,由此形成在半导体基板20的表面者;第4步骤,系把上述第2层材料层27形成于上述半导体基板20上,且埋入上述沟槽23内者;第5步骤,系对着基板20方向磨削上述第2材料层27,直到上述第1材料层21.22表面暴露出为止;第6步骤,系在埋入上述沟槽23之第2层材料层27中,注入使介电常数降低的离子31者;第7步骤,系除去暴露之上述第1层材料层21.22;第8步骤,系把闸极绝缘膜34形成在上述半导体基板20上者;第9步骤,系把闸极电极30形成在上述闸极绝缘膜34上者。10.如申请专利范围第9项之半导体装置的制造方法,其中的第6步骤,系与基板20上形成一定倾斜角度注入上述离子35。11.一种半导体装置的制造方法,其具备第1材料层21.22之形成步骤,该第1材料层21.22系1层以上积层在上述半导体基板20上而形成者;开口区之形成步骤,该开口区系形成在上述第1材料层21.22中者,用于产生分离区;沟槽23之形成步骤,该沟槽23系以上述开口区形成的上述第1材料层21.22为遮蔽膜,蚀刻上述半导体基板20的表面,由此形成在半导体基板20的表面者;第2材料层27之形成步骤,该第2层材料层27系形成于上述半导体基板20上,且埋入上述沟槽23内者;磨削步骤,系对着基板20方向磨削上述第2材料层27,直到上述第1材料层21.22表面暴露出为止;除去步骤,系除去暴露之上述第1层材料层21.22;注入离子之步骤,系在上述半导体基板20的表面除了通道端部39以外,注入能使介电常数提高的离子40;闸极绝缘膜42之形成步骤,该闸极绝缘膜42系形成在上述半导体基板20上者;闸极电极30之形成步骤,该闸极电极30系形成在上述闸极绝缘膜42上者。12.一种半导体装置的制造方法,其具备第1材料层21.22之形成步骤,该第1材料层21.22系1层以上积层在上述半导体基板20上而形成者;开口区之形成步骤,该开口区系形成在上述第1材料层21.22中者,用于产生分离区;沟槽23之形成步骤,该沟槽23系以上述开口区形成的上述第1材料层21.22为遮蔽膜,蚀刻上述半导体基板20的表面,由此形成在半导体基板20的表面者;低介电常数的绝缘膜44之形成步骤,该绝缘膜44系形成在上述半导体基板20上,用于包覆上述沟槽23的内壁面者;第2材料层27之形成步骤,该第2层材料层27系形成于上述半导体基板20上,且埋入上述沟槽23内者;磨削步骤,系对着基板20方向磨削上述第2材料层27,直到上述第1材料层21.22表面暴露出为止;除去步骤,系除去暴露之上述第1层材料层21.22;闸极绝缘膜42之形成步骤,该闸极绝缘膜42系形成在上述半导体基板20上者;闸极电极30之形成步骤,该闸极电极30系形成在上述闸极绝缘膜42上者。13.一种半导体装置的制造方法,其具备第1材料层21.22之形成步骤,该第1材料层21.22系1层以上积层在上述半导体基板20上而形成者;开口区之形成步骤,该开口区系形成在上述第1材料层21.22中者,用于产生分离区;沟槽23之形成步骤,该沟槽23系以上述开口区形成的上述第1材料层21.22为遮蔽膜,蚀刻上述半导体基板20的表面,由此形成在半导体基板20的表面者;凹部46之形成步骤,该凹部46系在由于上述沟槽23而露出的上述第1材料层21.22中,对与上述半导体基板20表面接触部分的层沿着水平方向蚀刻而形成者;低介电常数的绝缘膜44之形成步骤,该绝缘膜44系形成在上述半导体基板20上,用于埋入上述凹部46并包覆上述沟槽23的内壁面者;第2材料层26之形成步骤,该第2层材料层26系形成于上述半导体基板20上,且埋入上述沟槽23内者;磨削步骤,系对着基板20方向磨削上述第2材料层26,直到上述第1材料层21.22表面暴露出为止;除去步骤,系除去暴露之上述第1层材料层21.22;闸极绝缘膜28之形成步骤,该闸极绝缘膜28系形成在上述半导体基板20上者;闸极电极30之形成步骤,该闸极电极30系形成在上述闸极绝缘膜28上者。14.一种半导体装置的制造方法,其具备第1材料层21.22之形成步骤,该第1材料层21.22系1层以上积层在上述半导体基板20上而形成者;开口区之形成步骤,该开口区系形成在上述第1材料层21.22中者,用于产生分离区;沟槽23之形成步骤,该沟槽23系以上述开口区形成的上述第1材料层21.22为遮蔽膜,蚀刻上述半导体基板20的表面,由此形成在半导体基板20的表面者;开口区的直径之扩大步骤,系将上述第1材料层21.22的上述开口区的侧壁进一步沿着水平方向蚀刻,扩大开口区的直径者;注入离子50之步骤,系在上述半导体基板20的表面上注入能降低介电常数的离子者;第2材料层26之形成步骤,该第2层材料层26系形成于上述半导体基板20上,且埋入上述沟槽23内者;磨削步骤,系对着基板20方向磨削上述第2材料层26,直到上述第1材料层21.22表面暴露出为止;除去步骤,系除去暴露之上述第1层材料层21.22;闸极绝缘膜34之形成步骤,该闸极绝缘膜34系形成在上述半导体基板20上者;闸极电极30之形成步骤,该闸极电极30系形成在上述闸极绝缘膜34上者。15.一种半导体装置的制造方法,其具备第1材料层21.22之形成步骤,该第1材料层21.22系1层以上积层在上述半导体基板20上而形成者;开口区之形成步骤,该开口区系形成在上述第1材料层21.22中者,用于产生分离区;沟槽23之形成步骤,该沟槽23系以上述开口区形成的上述第1材料层21.22为遮蔽膜,蚀刻上述半导体基板20的表面,由此形成在半导体基板20的表面者;第2材料层27之形成步骤,该第2层材料层27系形成于上述半导体基板20上,且埋入上述沟槽23内者;磨削步骤,系对着基板20方向磨削上述第2材料层27,直到上述第1材料层21.22表面暴露出为止;蚀刻步骤,蚀刻上述第1材料层21.22,以扩大上述开口区之直径;注入离子54之步骤,系在上述半导体基板20的表面上注入能降低介电常数的离子者;除去步骤,系除去暴露之上述第1层材料层21.22;闸极绝缘膜42之形成步骤,该闸极绝缘膜42系形成在上述半导体基板20上者;闸极电极30之形成步骤,该闸极电极30系形成在上述闸极绝缘膜42上者。16.如申请专利范围第8项之半导体装置的制造方法,其中上述介电常数下降之离子24为氟和碳。17.如申请专利范围第11项之半导体装置的制造方法,其中使上述介电常数上昇之离子为氮。18.如申请专利范围第12项之半导体装置的制造方法,其中上述介电常数下降之膜44为含有氟、碳的低介电常数膜。19.如申请专利范围第8项之半导体装置的制造方法,其中具备形成绝缘之步骤,系在形成上述沟23后,在注入离子24之前,先形成绝缘膜于该沟之内壁;上述离子之注入,系穿越上述绝缘膜来进行。图式简单说明:图1是有关实施形态的半导体装置的剖面图。图2是有关另一实施形态的半导体装置的剖面图。图3是有关再一实施形态的半导体装置的剖面图。图4是有关实施形态的半导体装置的平面图。图5是有关实施例1的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图6是有关实施例1的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图7是有关实施例1的半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图8是有关实施例1的半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图9是有关实施例1的半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图10是有关实施例1的半导体装置的制造方法顺序的第6步骤的半导体装置的剖面图。图11是有关实施例2的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图12是有关实施例2的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图13是有关实施例2的半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图14是有关实施例2的半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图15是有关实施例2的半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图16是有关实施例2的变形例的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图17是有关实施例2的变形例的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图18是有关实施例3的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图19是有关实施例3的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图20是有关实施例3的半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图21是有关实施例3的半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图22是有关实施例3的半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图23是有关实施例4的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图24是有关实施例4的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图25是有关实施例4的半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图26是有关实施例4的半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图27是有关实施例4的半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图28是有关实施例4的半导体装置的制造方法顺序的第6步骤的半导体装置的剖面图。图29是有关实施例5的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图30是有关实施例5的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图31是有关实施例5的半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图32是有关实施例5的半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图33是有关实施例5的半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图34是有关实施例5的半导体装置的制造方法顺序的第6步骤的半导体装置的剖面图。图35是有关实施例6的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图36是有关实施例6的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图37是有关实施例6的半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图38是有关实施例6的半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图39是有关实施例6的半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图40是有关实施例6的半导体装置的制造方法顺序的第6步骤的半导体装置的剖面图。图41是有关实施例6的半导体装置的制造方法顺序的第7步骤的半导体装置的剖面图。图42是有关实施例7的半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图43是有关实施例7的半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图44是有关实施例7的半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图45是有关实施例7的半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图46是有关实施例7的半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图47是有关实施例7的半导体装置的制造方法顺序的第6步骤的半导体装置的剖面图。图48是先前半导体装置的制造方法顺序的第1步骤的半导体装置的剖面图。图49是先前半导体装置的制造方法顺序的第2步骤的半导体装置的剖面图。图50是先前半导体装置的制造方法顺序的第3步骤的半导体装置的剖面图。图51是先前半导体装置的制造方法顺序的第4步骤的半导体装置的剖面图。图52是先前半导体装置的制造方法顺序的第5步骤的半导体装置的剖面图。图53是显示先前半导体装置的制造方法的问题点之图。 |
