发明名称 分段电路
摘要 诸如数字模拟转换器器件的混合信号电路,操作执行一系列操作周期。该电路具有一起产生模拟输出信号的n个电路段。在每个周期,传递函数变形部分根据数字输入信号生成一组n段控制信号,用于所述片段的各自一段,以影响产生DE模拟输出信号。使n段控制信号以在各自不同时间的至少两个不同的次序用于n段,各段之间至少一个次序与下一个次序的差值大于起始顺序位置。另外,段控制信号的应用次序改变带来的段顺序位置的修改限制为相对于所述段数n的数目和/或幅值。这在操作周期过程中将传递函数变成两个或更多的不同形式。这减少了不同已制成器件之间的传递函数变化,对于给定的制造领域可以提供保证的最小性能的改进或对于给定的性能提供产量的改进。
申请公布号 CN1351422A 申请公布日期 2002.05.29
申请号 CN01137539.6 申请日期 2001.10.26
申请人 富士通株式会社 发明人 伊恩·朱索·戴迪克;桑杰·阿什温-库马·尤迈德拜海·帕特尔
分类号 H03M1/06 主分类号 H03M1/06
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 付建军
主权项 1.混合信号电路,操作执行一系列操作周期,包括:n个电路片段,一起产生一模拟输出信号;控制信号产生装置,在每个所述周期操作以根据数字输入信号生成一组n段控制信号,用于所述片段的各自一段,以影响产生的模拟输出信号;和变形装置,用于使n段控制信号在各自不同时间以至少两个不同的次序用于n段,所述次序应当保证至少一个次序与下一个次序的不同在段中大于一个起始顺序位置,并且由应用段控制信号的改变带来的段顺序位置的改变数目和/或幅值相对于所述段数n有限。
地址 日本神奈川