| 主权项 |
1.一种改善类比数位混合IC及LCD驱动IC之电容的下电极上的非晶矽抗反射层导电度以改善电容特性之方法,包括下列步骤:提供一半导体基底,该基底上具有一第一多晶矽化金属层,且该第一多晶矽化金属层用以当作电容的下电极材料;形成一非导体的非晶矽层于该第一多晶矽化金属层表面,用以当作抗反射层;以及进行N型杂质离子植入于该非晶矽层,用以使该非导体非晶矽层变成一导体非晶矽层,用以改善该电容特性。2.如申请专利范围第1项所述之改善类比数位混合IC及LCD驱动IC之电容的下电极上的非晶矽抗反射层导电度以改善电容特性之方法,其中植入该N型杂质离子的条件系:植入低能量(10~20keV)和高剂量(大于等于1E14/cm2)的砷离子(As+)。3.如申请专利范围第2项所述之改善类比数位混合IC及LCD驱动IC之电容的下电极上的非晶矽抗反射层导电度以改善电容特性之方法,其中植入砷离子(As+)的条件系:植入能量大抵为15keV、植入剂量大抵为1E15atom/cm2。4.如申请专利范围第1项所述之改善类比数位混合IC及LCD驱动IC之电容的下电极上的非晶矽抗反射层导电度以改善电容特性之方法,其中该第一多晶矽化金属层系由经掺杂的多晶矽和矽化钨所构成。5.如申请专利范围第1项所述之改善类比数位混合IC及LCD驱动IC之电容的下电极上的非晶矽抗反射层导电度以改善电容特性之方法,其中该非导体非晶矽层系由CVD法形成的非晶矽层。6.一种具有导体非晶矽抗反射层之电容制造方法,包括下列步骤:提供一半导体基底,该基底上具有一第一多晶矽化金属层,且该第一多晶矽化金属层用以当作电容的下电极材料;形成一非导体的非晶矽层于该第一多晶矽化金属层表面,用以当作抗反射层;进行N型杂质离子植入于该非晶矽层,用以使该非导体非晶矽层变成一导体非晶矽层;定义该第一多晶矽化金属层与该导体非晶矽层,而形成电容的下电极;形成一介电层于该导体非晶矽层与该半导体基底上,用以当作电容的介电层材料;形成一第二多晶矽化导电层于该介电层上,用以当作电容的上电极的材料;以及定义该第二多晶矽化导电层,而形成电容的上电极;经由上述步骤,形成一由该第一多晶矽化金属层与该导体非晶矽层、该介电层以及该第二多晶矽化导电层所组成的电容。7.如申请专利范围第6项所述之具有导体非晶矽抗反射层之电容制造方法,其中该第一多晶矽化金属层系由经掺杂的多晶矽和矽化钨所构成。8.如申请专利范围第6项所述之具有导体非晶矽抗反射层之电容制造方法,其中该非导体非晶矽层系由CVD法形成的非晶矽层。9.如申请专利范围第6项所述之具有导体非晶矽抗反射层之电容制造方法,其中该介电层系由CVD法形成的SiO2。10.如申请专利范围第6项所述之具有导体非晶矽抗反射层之电容制造方法,其中该第二多晶矽化导电层系由CVD法沉积多晶矽,再经重掺杂所形成的多晶矽化导电层。11.如申请专利范围第10项所述之具有导体非晶矽抗反射层之电容制造方法,其中经重掺杂所形成的多晶矽化导电层系重掺杂磷。12.如申请专利范围第6项所述之具有导体非晶矽抗反射层之电容制造方法,其中植入该N型杂质离子的条件系:植入低能量(10~20keV)和高剂量(大于等于1E14/cm2)的砷离子(As+)。13.如申请专利范围第12项所述之具有导体非晶矽抗反射层之电容制造方法,其中植入砷离子(As+)的条件系:植入能量大抵为15keV、植入剂量大抵为1E15atom/cm2。图式简单说明:第1图显示的是习知制程的底脚现象的剖面示意图。第2~8图系显示本发明的实施例制程之剖面示意图。 |
