发明名称 致能精确之快取敏感度之快取架构
摘要 一种技术,用以监测一给定处理器及其相关快取记忆体之相关线程之快取覆盖区,因而致能作业系统以执行较佳之快取敏感型排程。快取记忆体之一线程之覆盖区的一函数可做为该线程相对于该快取记忆体之处理器之类似性的显示。例如,已存在于快取记忆体之快取线之数目愈多,则当排程于该处理器时,该线程将遭遇之快取不中之数目会愈少,且因此该线程对于该处理器具有较大之类似性。除了一线程之优先权与其他系统定义之参数以外,当指配线程之执行给特定处理器时,排程演算法可将快取类似性列入考虑。本发明描述一种精确测量一给定处理器及其相关快取记忆体之一线程之快取覆盖区的装置,其系藉由基于快取监测单元所决定之所有权注册及快取记忆体使用来记录快取线之状态及所有权计数。
申请公布号 TW508533 申请公布日期 2002.11.01
申请号 TW088108865 申请日期 1999.05.28
申请人 万国商业机器公司 发明人 修柏图斯法兰克;帕特圈卓拉佩特奈;欧瑞雅寇克里格;优利安卓尔巴瑞斯奇
分类号 G06F9/46 主分类号 G06F9/46
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种在一电脑系统中排程于每一处理器之线程之方法,该电脑系统具有多个处理器,而每一处理器具有至少一相关之快取记忆体,该方法包含:a.量测每一处理器之每一线程之一快取覆盖区;以及b.藉由使用步骤a所决定之个别快取覆盖区来决定每一线程对于每一处理器之一类似性,其中在每一处理器上之每一线程之执行系至少根据其类似性来排程以便执行。2.如申请专利范围第1项之方法,其中该快取覆盖区量测是利用每一快取不中来更新。3.如申请专利范围第1项之方法,其中每一线程对于每一该等快取记忆体之该快取覆盖区是藉由该每一线程自该每一快取记忆体所撷取之作用快取线之数目来量测。4.如申请专利范围第3项之方法,其中一线程所撷取之作用快取线之该数目是藉由维持下列参数来量测:a.一每一快取所有权辨识码暂存器,以显示那一线程拥有撷取至该快取记忆体之快取线;b.一每一快取线所有者识别,以显示每一该等快取线之拥有线程;c.一每一快取计数器向量,其中该向量之每一分量表示该等线程之一线程对于该等快取记忆体之一对应快取记忆体之该快取覆盖区;及d.一每一快取记忆体方法,以撷取每一该等线程之counter_vector之内容。5.如申请专利范围第4项之方法,其中一些该等线程可超出计数器向量之大小。6.如申请专利范围第1项之方法,其中每一该等线程是藉由指配一执行优先权来排程在一处理器上执行,且该执行优先权是该线程对于该处理器之类似性之一函数。7.如申请专利范围第1项之方法,其中就每一该等线程而言,该执行优先权是一每一线程使用者指配之基本优先权,时间及快取类似性之组合。8.如申请专利范围第1项之方法,其中一执行于该等处理器之一处理器之排程器可基于一线程之先前计算之类似性,而非为该线程在每一排程循环重新计算一执行优先权,来决定是否该等线程之一线程产生最高之执行优先权。9.一种可由一机器读取之程式储存装置,该程式储存装置实体实现该机器可执行之一指令程式来执行方法步骤,以在具有多个处理器之电脑系统中排程多个线程,该方法步骤包含:a.量测每一处理器之每一线程之快取覆盖区;及b.藉由使用步骤a所决定之对应快取覆盖区,决定每一线程对于每一处理器之类似性,其中每一线程在每一处理器之执行系至少根据其类似性来排程以便执行。图式简单说明:图1示意显示一具有整合型快取架构之共享记忆体型多处理器;图2是与本发明之多处理器系统整合之快取架构之高阶示意图;图3示意显示本发明之快取监测单元之内部架构;图4示意显示根据本发明之快取监测单元更新运作;图5示意显示用以决定线程在一给定处理器之执行优先权来选择要执行之下一线程之通用演算法;以及图6示意显示排程器,且包含该等线程之一线程之分派伫列及类似性向量。
地址 美国