| 主权项 |
1.一种去除高密度电浆介电层缺陷的方法,适用于一半导体基底,该半导体基底上形成有一闸极堆叠层,且该闸极堆叠层具有一氮化矽顶盖层,该方法至少包括下列步骤:在该半导体基底上共形地形成一高温氧化矽层,且覆盖该闸极堆叠层;以及在该高温氧化矽层上形成一高密度电浆介电层。2.如申请专利范围第1项之方法,其中该高温氧化矽层系利用低压化学气相沉积法形成。3.如申请专利范围第1项之方法,其中该高密度电浆介电层完全覆盖该闸极堆叠层。4.如申请专利范围第1项之方法,其中该高密度电浆介电层系利用高密度电浆化学气相沉积法形成。5.如申请专利范围第1项之方法,其中该高密度电浆介电层包括高密度电浆氧化矽层。6.一种半导体记忆元件的制造方法,该方法至少包括下列步骤:在一半导体基底上形成至少一条闸极堆叠层,该闸极堆叠层之最上层均具有一氮化矽层;在该闸极堆叠层的两侧之该半导体基底中形成埋入位元线;在该半导体基底上共形地形成一高温氧化矽层,覆盖该闸极堆叠层及该些埋入位元线;以及在该高温氧化矽层上形成一高密度电浆介电层。7.如申请专利范围第6项之方法,其中形成该些闸极堆叠层包括下列步骤:在该半导体基底上依序形成一闸极氧化层、一复晶矽层与一氮化矽层;在该氮化矽层上形成一图案化光阻层;以该图案化光阻层为罩幕,蚀刻该氮化矽层、该复晶矽层与该闸极氧化层,藉以图案化该氮化矽层、该复晶矽层与该闸极氧化层,而形成该闸极堆叠层。8.如申请专利范围第6项之方法,其中形成该些埋入位元线的方法包括离子植入法。9.如申请专利范围第6项之方法,其中该高温氧化矽层系利用低压化学气相沉积法形成。10.如申请专利范围第9项之方法,其中形成该高温氧化矽层之温度约在600-1000℃之间。11.如申请专利范围第6项之方法,其中该高密度电浆介电层系利用高密度电浆化学气相沉积法形成。12.如申请专利范围第6项之方法,其中该高密度电浆介电层包括高密度电浆氧化矽层。13.一种半导体记忆元件的制造方法,该方法至少包括下列步骤:在一半导体基底上依序形成一闸极氧化层、一复晶矽层与一氮化矽层;图案化该氮化矽层、该复晶矽层与该闸极氧化层,以形成复数条闸极堆叠层;在该些闸极堆叠层的两侧之该半导体基底中形成复数条埋入位元线;在该半导体基底上共形地形成一高温氧化矽层,覆盖该些闸极堆叠层及该些埋入位元线;在该高温氧化矽层上形成一高密度电浆氧化矽层;去除部分该高密度电浆氧化矽层,直到暴露出该氮化矽层;以及去除该氮化矽层。14.如申请专利范围第13项之方法,其中图案化该氮化矽层、该复晶矽层与该闸极氧化层包括下列步骤:在该氮化矽层上形成一光阻层;以微影技术去除部分该光阻层,在该光阻层上形成所需图案;以该图案化光阻层为罩幕,蚀刻该氮化矽层、该复晶矽层与该闸极氧化层,藉以图案化该氮化矽层、该复晶矽层与该闸极氧化层,而形成复数条闸极堆叠层。15.如申请专利范围第13项之方法,其中形成该些埋入位元线的方法包括离子植入法。16.如申请专利范围第13项之方法,其中该高温氧化矽层系利用低压化学气相沉积法形成。17.如申请专利范围第16项之方法,其中形成该高温氧化矽层之温度约在600-1000℃之间。18.如申请专利范围第13项之方法,其中该高密度电浆氧化矽层系利用高密度电浆化学气相沉积法形成。19.如申请专利范围第13项之方法,其中去除部分该高密度电浆氧化矽层的方法包括湿式回蚀刻。20.如申请专利范围第13项之方法,其中去除该氮化矽层的方法包括湿式蚀刻。图式简单说明:第1A-1F图为本发明之较佳实施例之制程剖面示意图。 |
