| 主权项 |
1.一种介电常数値较氧化矽为高的复晶矽闸间介电层之结构,其中该复晶矽闸间介电层位于二个复晶矽层之间,该复晶矽闸间介电层结构至少包括:至少一第一金属氧化层,其中该第一金属氧化层系为氧与三价金属所组成的氧化物;至少一第二金属氧化层,其中该第二金属氧化层系为氧与三价金属所组成的氧化物;及至少一第三金属氧化层,其中该第三金属氧化层位于该第一金属氧化层与该第二金属氧化层之间,而该第三金属氧化层中所含之金属包含Zr、Hf、Ti或Ta。2.如申请专利范围第1项之结构,其中上述之三价金属包含Al、La、Er、Y或Sc。3.如申请专利范围第1项之结构,其中上述复晶矽闸间介电层之厚度约为60埃-300埃。4.如申请专利范围第1项之结构,其中上述复晶矽闸间介电层之有效介电常数约为9-25。5.如申请专利范围第1项之结构,其中上述第三金属氧化层、该第二金属氧化层与该第一金属氧化层之材质若分别为ZrO2或HfO2.Al2O3,则该第三金属氧化层、该第二金属氧化层与该第一金属氧化层之厚度比约为8:1:1。6.如申请专利范围第1项之结构,其中上述第一金属氧化层、该第二金属氧化层与该第三金属氧化层之形成方法包含溅镀法、MOCVD或ALCVD (atomic layer CVD)。7.一种介电常数値较氧化矽为高的复晶矽闸间介电层结构,其中该复晶矽闸间介电层之材质系为金属氧化物,其位于二个复晶矽层之间,该复晶矽闸间介电层至少包括:一第一金属,其中该第一金属包含三价金属;一第二金属,其中该第二金属包含Zr、Hf、Ti或Ta;及氧。8.如申请专利范围第7项之结构,其中上述之三价金属包含Al、La、Er、Y或Sc。9.如申请专利范围第7项之结构,其中上述复晶矽闸间介电层之厚度约为20埃-300埃。10.如申请专利范围第7项之结构,其中上述复晶矽闸间介电层之介电常数约为10-25。11.如申请专利范围第7项之结构,其中上述第一金属、该第二金属之材质若分别为Al、Zr,则该复晶矽闸间介电层之厚度约为140埃-160埃。12.如申请专利范围第7项之结构,其中上述第一金属、该第二金属之材质若分别为Al、Zr,则该复晶矽闸间介电层之介电常数约为14-16。13.如申请专利范围第7项之结构,其中上述复晶矽闸间介电层之形成方法包含溅镀法、MOCVD或ALCVD (atomic layer CVD)。14.如申请专利范围第7项之结构,其中上述复晶矽闸间介电层中之该第一金属掺杂百分比约为25%-50%。15.一种介电常数値较氧化矽为高的复晶矽闸间介电层结构,其中该复晶矽闸间介电层位于二个复晶矽层之间,该复晶矽闸间介电层结构至少包括;至少一第一金属原子层,其中该第一金属原子层包含三价金属原子层;至少一第二金属原子层,其中该第二金属原子层包含Zr、Hf、Ti或Ta之原子层;及至少一氧原子层,其中该氧原子层位于该第一金属原子层与该第二金属原子层之间。16.如申请专利范围第15项之结构,其中上述之三价金属包含Al、La、Er、Y或Sc。17.如申请专利范围第15项之结构,其中上述复晶矽闸间介电层之厚度约为20埃-300埃。18.如申请专利范围第15项之结构,其中上述复晶矽闸间介电层之介电常数约为10-25。19.如申请专利范围第15项之结构,其中上述第一金属原子层、该第二金属原子层若分别为Al原子层、Zr原子层,则该复晶矽闸间介电层之厚度约为140埃-160埃。20.如申请专利范围第15项之结构,其中上述第一金属原子层、该第二金属原子层若分别为Al原子层、Zr原子层,则该复晶矽闸间介电层之介电常数约为14-16。21.如申请专利范围第15项之结构,其中上述复晶矽闸间介电层之形成方法包含ALCVD (atomic layer CVD)。22.一种非挥发性记忆体之闸极结构,该闸极结构至少包括:一材质为复晶矽的控制闸;一材质为复晶矽的浮置闸,位于一半导体基底上;一复晶矽闸间介电层,位于该控制闸与该浮置闸之间,而该复晶矽闸间介电层之介电常数値较氧化矽为高,系用以当作闸极介电层,其中该复晶矽闸间介电层至少包含:至少一第一金属氧化层,其中该第一金属氧化层系为氧与三价金属所组成的氧化物;至少一第二金属氧化层,其中该第二金属氧化层系为氧与三价金属所组成的氧化物;及至少一第三金属氧化层,其中该第三金属氧化层位于该第一金属氧化层与该第二金属氧化层之间,而该第三金属氧化层中所含之金属包含Zr、Hf、Ti或Ta。23.如申请专利范围第22项之结构,其中上述之三价金属包含Al、La、Er、Y或Sc。24.如申请专利范围第22项之结构,其中上述复晶矽闸间介电层之厚度约为60埃-300埃。25.如申请专利范围第22项之结构,其中上述复晶矽闸间介电层之有效介电常数约为9-25。26.如申请专利范围第22项之结构,其中上述第三金属氧化层、该第二金属氧化层与该第一金属氧化层之材质若分别为ZrO2或HfO2.Al2O3,则该第三金属氧化层、该第二金属氧化层与该第一金属氧化层之厚度比约为8:1:1。27.如申请专利范围第22项之结构,其中上述第一金属氧化层、该第二金属氧化层与该第三金属氧化层之形成方法包含溅镀法、MOCVD或ALCVD (atomic layer CVD)。28.如申请专利范围第22项之结构,其中上述非挥发性记忆体包含下列其中之一:唯读记忆体(ROM)、可程式唯读记忆体(PROM)、可抹除可程式唯读记忆体(EPROM)、电子可抹除可程式唯读记忆体(EEPROM)以及快闪记忆体。29.一种介电常数値较氧化矽为高的复晶矽闸间介电层之形成方法,其中该方法至少包括下列步骤:形成一第一三价金属氧化层于一复晶矽层上,其中该第一三价金属氧化层系为氧与三价金属所组成的氧化物,而该复晶矽层位于一半导体基底上;形成一金属氧化层于该第一三价金属氧化层上,其中该金属氧化层中所含之金属包含Zr、Hf、Ti或Ta;及形成一第二三价金属氧化层于该金属氧化层上,其中该第二三价金属氧化层系为氧与三价金属所组成的氧化物。30.如申请专利范围第29项之方法,其中上述之三价金属包含Al、La、Er、Y或Sc。31.如申请专利范围第29项之方法,其中上述复晶矽闸间介电层之厚度约为60埃-300埃。32.如申请专利范围第29项之方法,其中上述复晶矽闸间介电层之有效介电常数约为9-25。33.如申请专利范围第29项之方法,其中上述金属氧化层,该第二三价金属氧化层与该第一三价金属氧化层之材质若分别为ZrO2或HfO2.Al2O3,则该金属氧化层、该第二三价金属氧化层与该第一三价金属氧化层之厚度比约为8:1:1。34.如申请专利范围第29项之方法,其中上述第一三价金属氧化层、该第二三价金属氧化层与该金属氧化层之形成方法包含溅镀法、MOCVD或ALCVD (atomic layer CVD)。图式简单说明:第一图为半导体晶片之截面图,显示出传统可抹除可程式唯读记忆体之结构;第二图为半导体晶片之截面图,显示根据本发明之一实施例,可抹除可程式唯续记忆体之结构;第三图为半导体晶片之截面图,显示根据本发明之另一实施例,可抹除可程式唯读记忆体之结构;第四图为半导体晶片之截面图,显示根据本发明之又一实施例,可抹除可程式唯读记忆体之结构。 |
