| 主权项 |
1.一种设于一半导体晶片上之转接通道(landing via),该半导体晶片表面上包含有一基底(substrate),一导电区域设于该基底之上,以及一介电层覆盖于该导电区域之上,该转接通道包含有:一浅坑(recess)设于该介电层内;一转接通道洞(landing via hole)设于该浅坑下方,穿过该介电层并通达该导电区域表面,且该转接通道洞之开口面积小于该浅坑之开口面积;一氮化矽衬层(liner silicon nitride,liner SiN)设于该转接通道洞之侧壁表面;以及一导电层填满于该浅坑以及该转接通道洞中。2.如申请专利范围第1项之转接通道,其中该浅坑系一具有倾斜侧壁之结构。3.如申请专利范围第1项之转接通道,其中该介电层系由二氧化矽(silicondioxide)所构成。4.如申请专利范围第1项之转接通道,其中该氮化矽衬层系由该浅坑与该转接通道洞之交界处沿该转接通道洞之侧壁表面延伸至该介电层与该导电区域之交界处,用来保护邻接于该转接通道洞的该介电层不被蚀刻。5.如申请专利范围第1项之转接通道,其中该导电区域包含有一金属导线,或为一金属氧化半导体(metal-oxidesemiconductor,MOS)电晶体之一源极(source)或汲极(drain)。6.一种可防止错位蚀刻(misalignment etching)的转接通道(landing via),该转接通道(landing via)系设于一半导体晶片上,该半导体晶片表面上包含有一基底(substrate),一导电区域设于该基底之上,以及一介电层覆盖于该导电区域之上,该转接通道包含有:一浅坑(recess)设于该介电层内;一转接通道洞(landing via hole)设于该浅坑下方,穿过该介电层并通达该导电区域表面;一保护层设于该转接通道洞之侧壁表面;一导电层填满于该浅坑以及该转接通道洞中;以及一绝缘层覆盖于该介电层以及该导电层之上;其中填满于该浅坑之该导电层系用来防止一进行于该绝缘层的错位蚀刻,以避免该错位蚀刻侵蚀该转接通道顶部周围的该介电层。7.如申请专利范围第6项之转接通道,其中该浅坑系一具有倾斜侧壁之结构。8.如申请专利范围第6项之转接通道,其中该保护层系包含有一氮化矽(silicon nitride)、氮氧化矽(silicon-oxy-nitride)或一利用热氧化法(thermaloxidation)成长之矽氧层所构成。9.如申请专利范围第6项之转接通道,其中该介电层系由化学气相沉积法(chemical vapor deposition,CVD)沉积之二氧化矽(silicon dioxide)所构成。10.如申请专利范围第6项之转接通道,其中该转接通道洞之开口面积小于该浅坑之开口面积,且该保护层系由该浅坑与该转接通道洞之交界处沿该转接通道洞之侧壁表面延伸至该介电层与该导电区域之交界处,用来保护邻接于该转接通道洞的该介电层不被蚀刻。11.如申请专利范围第6项之转接通道,其中该导电区域包含有一金属导线,或为一金属氧化半导体(metal-oxidesemiconductor,MOS)电晶体之一源极(source)或汲极(drain)。12.如申请专利范围第6项之转接通道,其中该错位蚀刻系用来于该绝缘层中形成一通达至该转接通道顶面的电极接触洞(node contact hole)。图式简单说明:图一为习知转接通道构造示意图。图二至图四为习知转接通道制作方法示意图。图五为本发明之转通道构造示意图。图六至图八为本发明之转接通道制作方法示意图。 |
