| 主权项 |
1.一种形成具有识别码(code)的唯读记忆体(ROM)之制造方法,包括下列步骤:(a)提供一基底,该基底上具有至少一识别码区域、至少一主动区域;(b)在该识别码区域及该主动区域中,分别形成一第一与一第二闸极氧化层于该基底的既定位置上;(c)分别形成一第一与一第二闸极于该第一与第二闸极氧化层上;(d)形成一第一罩幕层覆盖住位于该识别码区域的该第一闸极与该第一闸极氧化层;(e)以该第一罩幕层为罩幕,对部分该基底进行轻微掺杂汲极(LDD)之第一离子植入制程,用以在该识别码区域及该主动区域分别形成一第一源极/汲极区以及一第二源极/汲极区,其中该第一闸极之两侧壁与该第一源极/汲极区相隔一既定之垂直线间距,系用以使位于该识别码区域的该第一源极与汲极之间的通道不会电性导通;(f)去除该第一罩幕层;(g)分别在该第一闸极、闸极氧化层与第二闸极、闸极氧化层两侧形成第一间隙壁与第二间隙壁;(h)形成一第二罩幕层以至少覆盖住位于该识别码区域的该第一闸极与该第一间隙壁,用以使该第一间隙壁的下方基底不会在将来步骤中被植入离子;(i)以该第二罩幕层为罩幕,对部分该基底进行第二离子植入制程;以及(j)去除该第二罩幕层。2.如申请专利范围第1项所述之形成具有识别码的唯读记忆体之制造方法,该半导体基底系P型基底或P型井。3.如申请专利范围第1项所述之形成具有识别码的唯读记忆体之制造方法,该第一及第二闸极氧化层系二氧化矽层。4.如申请专利范围第1项所述之形成具有识别码的唯读记忆体之制造方法,其中该第一及第二闸极系多晶矽层。5.如申请专利范围第1项所述之形成具有识别码的唯读记忆体之制造方法,其中该第一及第二罩幕系光阻层。6.如申请专利范围第1项所述之形成具有识别码的唯读记忆体之制造方法,其中该第一及第二离子植入的离子系N型离子。7.如申请专利范围第1项所述之形成具有识别码的唯读记忆体之制造方法,其中该第一及第二间隙壁系TEOS-SiO2层。8.如申请专利范围第1项所述之形成具有识别码的唯读记忆体之制造方法,其中在该步骤(e)中,该第一闸极之两侧壁与该第一源极/汲极相隔一既定之垂直线间距,其中该间距系大于等于0.1m。9.一种形成具有识别码(code)的快闪唯读记忆体(FlashROM)之制造方法,包括下列步骤:(a)提供一基底,该基底上具有至少一识别码区域、至少一主动区域;(b)在该识别码区域及该主动区域中,分别形成一第一与一第二闸极氧化层于该基底的既定位置上;(c)分别形成一第一与一第二闸极于该第一与第二闸极氧化层上;(d)形成一第一罩幕层覆盖住位于该识别码区域的该第一闸极与该第一闸极氧化层;(e)以该第一罩幕层为罩幕,对部分该基底进行轻微掺杂汲极(LDD)之第一离子植入制程,用以在该识别码区域及该主动区域分别形成一第一源极/汲极区以及一第二源极/汲极区,其中该第一闸极之两侧壁与该第一源极/汲极相隔一既定之垂直线间距,系用以使位于该识别码区域的该第一源极与汲极之间的通道不会电性导通;(f)去除该第一罩幕层;(g)分别在该第一闸极、闸极氧化层与第二闸极、闸极氧化层两侧形成第一间隙壁与第二间隙壁;(h)形成一第二罩幕层以至少覆盖住位于该识别码区域的该第一闸极与该第一间隙壁,用以使该第一间隙壁的下方基底不会在将来步骤中被植入离子;(i)以该第二罩幕层为罩幕,对部分该基底进行第二离子植入制程;以及(j)去除该第二罩幕层。10.如申请专利范围第9项所述之形成具有识别码的快闪唯读记忆体之制造方法,该半导体基底系P型基底或P型井。11.如申请专利范围第9项所述之形成具有识别码的快闪唯读记忆体之制造方法,该第一及第二闸极氧化层系二氧化矽层。12.如申请专利范围第9项所述之形成具有识别码的快闪唯读记忆体之制造方法,其中该第一及第二闸极系多晶矽层。13.如申请专利范围第9项所述之形成具有识别码的快闪唯读记忆体之制造方法,其中该第一及第二罩幕系光阻层。14.如申请专利范围第9项所述之形成具有识别码的快闪唯读记忆体之制造方法,其中该第一及第二离子植入的离子系N型离子。15.如申请专利范围第9项所述之形成具有识别码的快闪唯读记忆体之制造方法,其中该第一及第二间隙壁系TEOS-SiO2层。16.如申请专利范围第9项所述之形成具有识别码的快闪唯读记忆体之制造方法,其中在该步骤(e)中,该第一闸极之两侧壁与该第一源极/汲极相隔一既定之垂直线间距,其中该间距系大于等于0.1m。图式简单说明:第1图系显示习知技术之P型识别码之结构示意图。第2~9图系显示本发明实施例的制程剖面示意图。 |
