发明名称 半导体装置之多层金属线的形成方法(一) METHOD FOR FORMING MULTI-LAYER METAL LINE OF SEMICONDUCTOR DEVICE
摘要 本发明系揭示用于形成一半导体装置之一多层金属线的方法,包含之步骤有:(a)形成一具有一低介电常数之第一绝缘薄膜于一具有一较下层金属线于其上的一半导体基板上;(b)形成并且平整化一第一氧化物膜于该第一绝缘薄膜上;(c)回蚀该第一氧化物膜以及该第一绝缘薄膜,直到一预定厚度之第一绝缘薄膜残留于该较下层金属线上;(d)形成并且平整化一具有一低介电常数之第二绝缘薄膜于该产生结构之整个表面上;(e)形成一第二氧化物膜于该第二绝缘薄膜上;(f)选择性地蚀刻该第二氧化物膜以及该第一与该第二绝缘薄膜以形成一使该较下层金属线曝光之接点通孔;(g)形成一黏性薄膜/扩散阻隔膜于该产生结构之整个表面上;以及(i)形成一填补该接点通孔之接点孔塞,并且形成接触该接点孔塞之一较上层金属线。因此,该整体制程系被简化,该装置之特性系被改善,以及该装置之高整合系被实现。
申请公布号 TW200301953 申请公布日期 2003.07.16
申请号 TW091137866 申请日期 2002.12.30
申请人 海力士半导体股份有限公司 发明人 尹准皓
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人 何金涂;李明宜
主权项
地址 韩国