加强型犁耙式架构

摘要

本发明揭示一用于一分频双工(FDD)通讯系统之犁耙式架构，其方可用于TDD与TD-SCDMA类型通讯系统中，其设计目的为显着减少所需记忆体容量，从而亦减小一专用积体电路(ASIC)之晶粒上的整合该记忆体之一区域。一单一电路缓冲器，其较佳者系共享记忆体类型，由一犁耙式接收器之所有犁耙式指部共享，以显着减少用于将一UE接收来自于一基地台之多路径信号在时间上对准所需之硬体与软体。该独特时间对准技术亦可减少用于追踪复数(典型的为三)个基地台所需之代码产生器之数目。