PROGRAMMABLE EXCEPTION PROCESSING LATENCY

摘要

프로그램가능 예외 처리 지연을 갖는 디지털 프로세서는, 디지털 프로세서의 중앙처리장치(CPU); 상기 CPU와 연결된 예외 컨트롤러; 및 상기 CPU와 연결된 제어 레지스터를 구비하고, 상기 제어 레지스터는 두개의 모드들 중 적어도 하나에서 상기 CPU의 동작 모드를 세트하도록 동작가능하고, 제1 모드에서 상기 CPU는 일정한 예외 처리 지연 시간을 가지며, 제2 모드에서 상기 CPU는 가변 예외 처리 지연 시간을 갖는다.