| 主权项 |
1.一种晶粒级封装结构,包括:一凹穴型导线架,该凹穴型导线架包括一散热块以及复数个位于该散热块外围之引脚,其中每一该些引脚包括一内引脚与一外引脚,该外引脚的厚度为一第一厚度,而该散热块与该内引脚的厚度为一第二厚度,又该第一厚度大于该第二厚度,以于该凹穴型导线架中构成一凹穴;一晶片,该晶片配置于该凹穴中,该晶片具有一主动区域,且该主动区域上具有复数个导电焊垫,其中该些导电焊垫系与该些内引脚电性连接,而该主动表面系与该散热块连接;复数个电性接点,该些电性接点系配置于该些导电焊垫与该些内引脚之间;以及一封装胶体,该封装胶体配置于该晶片与该凹穴型导线架之间。2.如申请专利范围第1项所述之晶粒级封装结构,其中该第一厚度系介于350至400微米。3.如申请专利范围第1项所述之晶粒级封装结构,其中该第二厚度系介于50至100微米。4.如申请专利范围第1项所述之晶粒级封装结构,其中该凹穴型导线架之材质包括铜金属。5.如申请专利范围第1项所述之晶粒级封装结构,其中该晶片系为一焊线晶片。6.如申请专利范围第1项所述之晶粒级封装结构,其中该晶片系为一覆晶晶片。7.如申请专利范围第1项所述之晶粒级封装结构,其中该些电性接点包括金凸块、锡铅凸块。8.一种晶粒级封装制程,包括:提供一凹穴型导线架,该凹穴型导线架包括一散热块以及复数个位于该散热块外围之引脚,其中每一该些引脚包括一内引脚与一外引脚,该外引脚的厚度为一第一厚度,而该散热块与该内引脚的厚度为一第二厚度,且该第一厚度大于该第二厚度,以于该凹穴型导线架中构成一凹穴;提供一晶片,该晶片具有一主动区域,且该主动区域上具有复数个导电焊垫,并将该晶片配置于该凹穴中;形成复数个电性接点于该些导电焊垫上;进行一热压合制程,使得该些导电焊垫与该些内引脚藉由该些电性接点电性连接,并使得该主动表面与该散热块连接;进行一灌胶制程,以将一封装胶体灌入该晶片与该凹穴型导线架之间。9.如申请专利范围第8项所述之晶粒级封装制程,其中该凹穴型导线架的制作包括下列步骤:提供一导体材,该导体材之厚度为该第一厚度;将部份区域之导体材移除至该第二厚度,以形成该凹穴;以及将该导体材图案化,以形成具有该些引脚之该凹穴型导线架。10.如申请专利范围第9项所述之晶粒级封装制程,其中该导体材包括铜金属。11.如申请专利范围第8项所述之晶粒级封装制程,其中该第一厚度系介于350至100微米。12.如申请专利范围第8项所述之晶粒级封装制程,其中该第二厚度系介于50至100微米。13.如申请专利范围第8项所述之晶粒级封装制程,其中该晶片系为一焊线晶片。14.如申请专利范围第8项所述之晶粒级封装制程,其中该晶片系为一覆晶晶片。15.如申请专利范围第8项所述之晶粒级封装制程,其中该些电性接点包括金凸块、锡铅凸块。16.如申请专利范围第8项所述之晶粒级封装制程,其中该灌胶制程之后更包括进行一切割制程,以形成一封装单体。图式简单说明:第1图绘示为习知凸块晶片承载器封装的结构剖面示意图;第2图绘示为习知四方扁平无引脚封装的结构剖面示意图;第3图绘示为习知导线架型封装的结构剖面示意图;第4图至第9图绘示为依照本发明一较佳实施例晶粒级封装制程的流程示意图;第10图绘示为第6图之底视图;第11图绘示为第7图之底视图;第12图绘示为第8图之底视图;第13图绘示为第9图之底视图;以及第14图绘示为第9图之晶粒级封装结构组装于印刷电路板上之示意图。 |
