| 主权项 |
1.一种滤波电路,包括:一减法器,用以接收一输入电压以及一输出电压,并输出一电流信号;以及一积分电路,耦接于上述减法器,用以输出上述输出电压,包括一第一放大器,具有耦接至接地点之一第一正相输入端、一第一反相输入端以及一第一输出端、一电阻性负载装置以及一电容,上述电容系耦接于上述第一输出端以及上述第一反相输入端之间,而上述电阻性负载装置系耦接于上述第一反相输入端以及上述减法器之间。2.如申请专利范围第1项所述之滤波电路,其中上述电阻性负载装置为复数级梯型电阻,各级梯型电阻包括一节点、一第一电流路径与一第二电流路径,该些梯型电阻之上述第一与第二电流路径系共同连接于上述节点,各级梯型电阻之第一电流路径系耦接于下一级梯型电阻之节点,而第二电流路径系耦接于接地点,其中,上述第一级梯型电阻之节点系耦接于上述减法器,而最后一级梯型电阻之第一电流路径系耦接于上述第一反相输入端。3.如申请专利范围第2项所述之滤波电路,其中上述第二电流路径之阻抗为上述第一电流路径之两倍。4.如申请专利范围第1项所述之滤波电路,其中上述减法器包括:一加法器,用以接收该输入电压及一回授电压,并输出该电流信号;以及一回授电路,用以接收该输出电压,并输出该回授电压;其中该输出电压与该回授电压为反向。5.如申请专利范围第4项所述之滤波电路,其中上述加法器包括:一第二放大器,具有耦接至接地点之一第二正相输入端、第二反相输入端以及用以输出上述电流信号之一第二输出端;一第一电阻,耦接于上述第二输出端以及该第二反相输入端之间;一第二电阻,耦接于上述输入电压以及该第二反相输入端之间;以及一第三电阻,耦接于上述回授电压以及该第二反相输入端之间。6.如申请专利范围第5项所述之滤波电路,其中该第一、第二及第三电阻之电阻位相同。7.如申请专利范围第4项所述之滤波电路,其中上述回授电路包括:一第三放大器,具有耦接至接地点之一第三正相输入端、耦接于该输出信号之一第三反相输入端以及用以输出上述回授信号之一第三输出端;一第四电阻,耦接于上述第一输出端以及第三反相输入端之间;以及一第五电阻,耦接于上述第三输出端以及第三反相输入端之间。8.如申请专利范围第7项所述之滤波电路,其中该第四及第五电阻之电阻位相同。9.如申请专利范围第1项所述之滤波电路,其中上述电阻性负载装置接受一第一电流,输出一第二电流,其中该第一电流大于该第二电流。10.如申请专利范围第1项所述之滤波电路,其中上述电阻性负载装置接受一第一电流,输出一第二电流,其中该第一电流为该第二电流的倍数。11.一种滤波电路,包括:一加法电路,用以接收一输入电压以及一输出电压并输出一电流信号;以及一积分电路,耦接于上述加法器,用以输出该输出电压,包括一第一放大器,具有耦接至接地点之一第一正相输入端、一第一反相输入端以及一第一输出端、一电阻性负载装置以及一电容,上述电容系耦接于上述第一输出端以及上述第一反相输入端之间,而上述电阻性负载装置耦接于上述加法电路以及上述第一反相输入端之间。12.如申请专利范围第11项所述之滤波电路,其中上述电阻性负载装置为复数级梯型电阻,各级梯型电阻包括一节点、一第一电流路径与一第二电流路径,该些梯型电阻之上述第一与第二电流路径系共同连接于上述节点,各级梯型电阻之第一电流路径系耦接于下一级梯型电阻之节点,而第二电流路径系耦接于接地点,其中,上述第一级梯型电阻之节点系耦接于上述减法器,而最后一级梯型电阻之第一电流路径系耦接于上述第一反相输入端。13.如申请专利范围第11项所述之滤波电路,其中上述电阻性负载装置接受一第一电流,输出一第二电流,其中该第一电流大于该第二电流。14.如申请专利范围第11项所述之滤波电路,其中上述电阻性负载装置接受一第一电流,输出一第二电流,其中该第一电流为该第二电流的倍数。15.如申请专利范围第11项所述之滤波电路,其中该加法电路包括:一加法器,用以接收该输入电压及一回授电压,并输出该电流信号;以及一回授电路,用以接收该输出电压,并输出该回授电压。16.如申请专利范围第15项所述之滤波电路,其中上述加法器包括:一第二放大器,具有耦接至接地点之一第二正相输入端、第二反相输入端以及用以输出上述电流信号之一第二输出端;一第一电阻,耦接于上述第二输出端以及第二反相输入端之间;一第二电阻,耦接于上述输入电压以及第二反相输入端之间;以及一第三电阻,耦接于上述回授电压以及第二反相输入端之间。17.如申请专利范围第16项所述之滤波电路,其中该第一、第二及第三电阻之电阻値相同。18.如申请专利范围第15项所述之滤波电路,其中上述回授电路包括:一第三放大器,具有耦接至接地点之一第三正相输入端、耦接于上述输出信号之第三反相输入端以及输出上述回授信号之第三输出端;一第四电阻,耦接于上述第一输出端以及第三反相输入端之间;以及一第五电阻,耦接于上述第三输出端以及第三反相输入端之间。19.如申请专利范围第18项所述之滤波电路,其中该第四及第五电阻之电阻値相同。20.如申请专利范围第12项所述之滤波电路,其中上述第二电流路径之阻抗为上述第一电流路径之两倍。图式简单说明:第1图系显示传统低通滤波电路之电路图。第2图系显示5阶梯型电阻网路之电路结构图。第3图系显示根据本发明实施例所述之低通滤波电路之电路图。 |
