| 主权项 |
1.一种接触孔的制造方法,包括下列步骤:提供一半导体基底,该半导体基底上形成有一导电层,该导电层侧壁形成有一间隙壁;于该半导体基底上形成一具有一第一开口之第一图案化罩幕层,该第一开口露出至少部分之该间隙壁;以该第一图案化罩幕层为蚀刻罩幕去除露出表面之该间隙壁;去除该第一图案化罩幕层;以该导电层及该间隙壁为罩幕,于露出表面之该导电层及该半导体基底上形成一金属矽化物层;于该半导体基底上依序形成一介电层及一具有一第二开口之第二图案化罩幕层,该第二开口露出部分该介电层之表面;及以该第二图案化罩幕层为罩幕蚀刻该介电层至露出该金属矽化物层之表面,以在该介电层形成一接触孔。2.如申请专利范围第1项所述之接触孔的制造方法,其中该第一开口露出全部之间隙壁。3.如申请专利范围第1项所述之接触孔的制造方法,其中该导电层为掺杂多晶矽层或掺杂磊晶矽层。4.如申请专利范围第1项所述之接触孔的制造方法,其中该导电层与该半导体基底间更包括一闸极介电层。5.如申请专利范围第1项所述之接触孔的制造方法,其中该间隙壁为氮化矽层。6.如申请专利范围第1项所述之接触孔的制造方法,其中该第一开口之长宽尺寸较该第二开口大50至2000。7.如申请专利范围第1项所述之接触孔的制造方法,其中该介电层为氧化层。8.如申请专利范围第1项所述之接触孔的制造方法,其中该间隙壁与该半导体基底之选择蚀刻比大体为10。9.如申请专利范围第1项所述之接触孔的制造方法,其中该金属矽化物层为矽化钛金属、矽化钨金属、或矽化钴金属。10.一种接触孔的制造方法,包括下列步骤:提供一半导体基底,于该半导体基底上依序形成一闸极介电层及一闸极,该闸极侧壁形成有一间隙壁;于该半导体基底上形成一第一图案化罩幕层,该第一图案化罩幕层具有一第一开口,该第一开口露出部分之该半导体基底及该间隙壁;以该第一图案化罩幕层为蚀刻罩幕去除露出表面之该间隙壁;去除该第一图案化罩幕层;以该闸极及该间隙壁为罩幕,于该半导体基底形成一源汲极区;于露出表面之该闸极及该源汲极区上形成一金属矽化物层;依序于形成有上述元件之该半导体基底上顺应性形成一停止层、一介电层及一第二图案化罩幕层,该第二图案化罩幕层具有一第二开口,该第二开口露出部分该介电层之表面;及以该第二图案化罩幕层为罩幕蚀刻该介电层及该停止层至露出该金属矽化物层之表面,以在该介电层形成一接触孔。11.如申请专利范围第10项所述之接触孔的制造方法,其中更包括去除该间隙壁的步骤。12.如申请专利范围第10项所述之接触孔的制造方法,其中该闸极介电层为闸极氧化层。13.如申请专利范围第10项所述之接触孔的制造方法,其中该闸极为掺杂多晶矽层或掺杂磊晶矽层。14.如申请专利范围第10项所述之接触孔的制造方法,其中该间隙壁为氮化矽层。15.如申请专利范围第10项所述之接触孔的制造方法,其中该第一开口之长宽尺寸较该第二开口大50至2000。16.如申请专利范围第10项所述之接触孔的制造方法,其中该金属矽化物层为矽化钛金属、矽化钨金属、或矽化钴金属。17.如申请专利范围第10项所述之接触孔的制造方法,其中该停止层为氮化矽层或氮氧化矽层。18.如申请专利范围第10项所述之接触孔的制造方法,其中该间隙壁与该半导体基底之选择蚀刻比大体为10。19.如申请专利范围第10项所述之接触孔的制造方法,其中该介电层为氧化矽层。图式简单说明:第1a-1f图系显示习知之6-T SRAM制程形成电晶体源汲极接触孔之方法之示意图。第2a-2h图系显示习知形成电晶体源汲极接触孔之方法之示意图。 |
