| 摘要 |
本发明在缩小SRAM之记忆胞尺寸。SRAM之记忆胞系由：2个驱动MISFET(DR1，DR2)及2个纵型MISFET(SV1，SV2)构成。p通道型之纵型MISFET(SV1，SV2)形成于n通道型之驱动MISFET(DR1，DR2)上方。各个纵型MISFET(SV1，SV2)主要藉由以下元件构成：四方柱状之积层体(P)，其系依序堆叠有下部半导体层47、中间半导体层48及上部半导体层49；包含氧化矽之闸极绝缘膜53，其系形成于积层体(P)侧壁之表面上；及闸极54，其系以覆盖积层体(P)侧壁的方式形成。纵型MISFET(SV1，SV2)系以完全空乏型MISFET构成。 |
