发明名称 图案形成方法及半导体装置之制造方法
摘要 本发明之图案形成方法,其包含有以下步骤:在基板上设置被加工膜;在上述被加工膜上设置光阻膜;对上述光阻膜进行图案化处理;覆盖上述经图案化之光阻膜并将感放射线性化合物之膜设在上述被加工膜上;对上述感放射线性化合物之膜施予放射线照射及显影处理以使上述光阻膜之上面露出,且对上述感放射线性化合物之膜进行图案化处理;以及将上述经图案化的感放射线性化合物之膜当作掩模以去除上述光阻膜,同时加工上述被加工膜。
申请公布号 TW200405393 申请公布日期 2004.04.01
申请号 TW092109474 申请日期 2003.04.23
申请人 东芝股份有限公司 发明人 加藤 宽和;大西 廉伸;盐原 英志;河村 大辅;中村 裕子
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 陈长文
主权项
地址 日本