| 主权项 |
1.一种读取平面记忆体单元结构,系用以选择读取记忆单元内资料,至少包括:一第一选择线、一第二选择线、一第三选择线、一记忆体阵列、一位元选择线、一第一模拟接地端、一第二模拟接地端、一第一开关电晶体、一第二开关电晶体、一第三开关电晶体、一第四开关电晶体、一第五开关电晶体、一第六开关电晶体、一第七开关电晶体、一第八开关电晶体、一第九开关电晶体、一第十开关电晶体、一第十一开关电晶体、一第十二开关电晶体、一第十三开关电晶体及第十四开关电晶体;其中该第一选择线系连接至该第四开关电晶体、第五开关电晶体、第八开关电晶体及第九开关电晶体之闸极;其中该第二选择线系连接至该第六开关电晶体、第七开关电晶体、第十开关电晶体及第十一开关电晶体之闸极;其中该第三选择线系连接至该第一开关电晶体、第二开关电晶体、第三开关电晶体、第十二开关电晶体、第十三开关电晶体及第十四开关电晶体之闸极;该第一开关电晶体及第十二开关电晶体系控制该第一模拟接地端与记忆体阵列之导通;该第二开关电晶体及第十三开关电晶体系控制该位元选择线与记忆体阵列之导通;该第三开关电晶体及第十四开关电晶体系控制该第二模拟接地端与记忆体阵列之导通;该第四开关电晶体、第五开关电晶体、第六开关电晶体、第七开关电晶体、第八开关电晶体、第九开关电晶体、第十开关电晶体及第十一开关电晶体系藉由第一选择线、第二选择线控制记忆体阵列内导通状态;外界信号经由控制该第三选择线、第一选择线、第二选择线、位元选择线、第一模拟接地端及第二模拟接地端系使外界读取该记忆阵内资料产生读取回路。2.依据申请专利范围第1项所述之平面记忆体单元结构,其中该开关电晶体系可由互补金属氧化半导体(Complementary Metal-Oxide Semiconductor,CMOS)制程技术或矽覆绝缘(Silicon On Insulator,SOI)制程技术,择一者所完成。3.依据申请专利范围第1项所述之平面记忆体单元结构,其中该开关电晶体系可串联或并联一电路元件。图式简单说明:图一系为传统选择电路架构示意图。图二系为传统另一选择电路架构示意图。图三系为本发明之一较佳实施例选择电路架构示意图。 |
