| 主权项 |
1.一种液晶显示器控制电路,其中接收一像点时脉信号、基于每条线之显像资料、及一与显像资料同步之资料致能信号,从而根据与产生于资料致能信号之上升时间的参考信号同步之垂直时脉信号、及资料致能信号的一时框中、其最后上升动作之后的一事先决定的时间、所发生的时间延迟,而对输出自闸极驱动器之闸极驱动信号的脉冲宽度加以定义,该液晶显示器控制电路包含:一闸极致能信号产生电路,用以输出一闸极驱动器输出致能信号,其系有一事先决定、由垂直时脉信号算起之时间宽度,藉以控制并致能闸极驱动器、使其仅在闸极驱动器输出致能信号之事先决定的时间宽度期间输出闸极驱动信号,并藉以抑制资料致能信号之上升时间的变化对显像效果的影响。2.如申请专利范围第1项的液晶显示器控制电路,其中该液晶显示器控制电路系与参考信号同步、输出:显像资料、一水平启动脉冲信号、一水平时脉信号、及一用以控制基于每条线之显像资料闩锁的资料闩锁脉冲信号,至一源极驱动器;并将一垂直启动脉冲信号输出至一闸极驱动器。3.如申请专利范围第1或第2项的液晶显示器控制电路,其中闸极驱动器输出致能信号之事先决定的时间宽度、系设定成产生于资料致能信号之上升时间的参考信号、其间隔的时框内最大値与时框间最小値。4.如申请专利范围第3项的液晶显示器控制电路,包含:一水平计数器,其系由产生于资料致能信号之上升时间的参考信号所重置、然后对像点时脉信号进行计数;一时框内最大値保留暂存器,用以在每次重置前连续地比较水平计数器之最大计数値,从而保留住较大的计数値;一时框间最小値保留暂存器,用以时框接着时框、连续地比较保留于时框间最小値保留暂存器的计数値,从而保留住较小的计数値;及一编码器,用以比较水平计数器的计数値与时框内最大値保留暂存器的计数値,从而在资料致能信号的一时框中、其最后上升动作之后的一事先决定的时间而延迟的时间、产生参考信号,并从而重置水平计数器,其中该闸极致能信号产生电路系比较了由垂直时脉信号所重置之计数器计数値,并以时框间最小値保留暂存器的计数値、对像点时脉信号进行计数,从而输出一有事先决定之时间宽度的闸极驱动器输出致能信号。5.如申请专利范围第1或第2项的液晶显示器控制电路,其中闸极驱动器输出致能信号之事先决定的时间宽度、系设定成未超过产生于资料致能信号之上升时间、其参考信号之间隔的时框内最大値的固定値。6.如申请专利范围第5项的液晶显示器控制电路,包含:一水平计数器,其系由产生于资料致能信号之上升时间的参考信号所重置、然后对像点时脉信号进行计数;一时框内最大値保留暂存器,用以在每次重置前连续地比较水平计数器之最大计数値,从而保留住较大的计数値;及一编码器,用以比较水平计数器的计数値与时框内最大値保留暂存器的计数値,从而在资料致能信号的一时框中、其最后上升动作之后的一事先决定的时间而延迟的时间、产生参考信号,并从而重置水平计数器,其中该闸极致能信号产生电路系比较了由垂直时脉信号所重置之计数器的计数値,并以一对应于固定値之固定次数对像点时脉信号进行计数,从而输出一有事先决定之时间宽度的闸极驱动器输出致能信号。7.如申请专利范围第1或第2项的液晶显示器控制电路,其中闸极驱动器输出致能信号之事先决定的时间宽度、系设定成产生于资料致能信号之上升时间的参考信号、其间隔的时框内最小値。8.如申请专利范围第5项的液晶显示器控制电路,包含:一水平计数器,其系由参考信号所重置、然后对像点时脉信号进行计数;一时框内最大値保留暂存器,用以在每次重置前连续地比较水平计数器之最大计数値,从而保留住较大的计数値;一时框内最小値保留暂存器,用以在每次重置前连续地比较水平计数器之最大计数値,从而保留住较小的计数値;及一编码器,用以比较水平计数器的计数値与时框内最大値保留暂存器的计数値,从而在资料致能信号的一时框中、其最后上升动作之后的一事先决定的时间而延迟的时间、产生参考信号,并从而重置水平计数器,其中闸极致能信号产生电路系比较了由垂直时脉信号所重置之计数器的计数値,并以时框内最小値保留暂存器的计数値、对像点时脉信号进行计数,从而输出一有事先决定之时间宽度的闸极驱动器输出致能信号。9.如申请专利范围第1或第2项的液晶显示器控制电路,其中闸极驱动器输出致能信号、其事先决定之时间宽度,系设定成产生于资料致能信号之上升时间的参考信号、其间隔的时框内平均计数値或最常出现的计数値。10.如申请专利范围第9项的液晶显示器控制电路,包含:一水平计数器,其系由产生于资料致能信号之上升时间的参考信号所重置、然后对像点时脉信号进行计数;一时框内最大値保留暂存器,用以在每次重置前连续地比较水平计数器之最大计数値,从而保留住较大的计数値;计算装置,用以输出水平计数器之最大计数値的平均计数値或最常出现的计数値;及一编码器,用以比较水平计数器的计数値与时框内最大値保留暂存器的计数値,从而在资料致能信号的一时框中、其最后上升动作之后的一事先决定的时间而延迟的时间、产生参考信号,并从而重置水平计数器,其中闸极致能信号产生电路系比较了由垂直时脉信号所重置之计数器的计数値,并以由计算装置输出之计数値、对像点时脉信号进行计数,从而输出一有事先决定之时间宽度的闸极驱动器输出致能信号。图式简单说明:图1显示了一具有先前技术之液晶显示器系统的一般配置情形;图2显示了一具有先前技术之液晶显示器系统中几个不同点之信号波形;图3显示了一具有先前技术之液晶显示器控制电路,其系用以产生不同的信号、以控制液晶显示器;图4说明了一特定闸极线路与一特定源极线路之驱动运作情形、以及阶段式电压之写入(充电)动作的持续时间;图5说明了导致显像不匀性的机制;图6显示了根据本发明之实施例的一液晶显示器控制电路;图7系根据实施例、显示了液晶显示器控制电路之工作情形与输出信号的范例;图8系根据实施例、说明了一特定闸极线路与一特定源极线路的驱动运作情形、以及阶段式电压之写入(充电)动作的持续时间;图9为一方块图,显示了根据本发明之实施例的一液晶显示器控制电路;及图10A、10B及10C系根据实施例、说明了运作时的tx値之决定方法。 |
