| 摘要 |
一种用于RAM阵列的感测放大器之选通时序的自校准之系统及方法。在一个方法范例中，被用来读取RAM阵列的位元线之两个感测放大器的时序系藉由一个延迟锁定回路电路(DLL)加以控制。第一感测放大器的选通之时序系被缩短直到该感测放大器失效为止。然而，第二感测放大器系具有足够的时序边限，并且被用来实际地读取RAM的位元线。一旦以第一感测放大器读取RAM失效后，该DLL系加长选通时序。一旦最小的临界值被设定后，第二感测放大器将一直会读取到正确的资料，这是因为在第一与第二放大器之间内建的时序边限之缘故。因此，该系统在每个读取周期不断地最佳化RAM阵列的读取时序，甚至是该最短的时间会变化也是如此。 |
