多重快取记忆体线写回和作废技术

摘要

本发明提供一种微处理器装置，该装置可从记忆体对快取记忆体线区块实施写回和作废操作。该装置包括转译逻辑器和执行逻辑器。转译逻辑器将区块写回和作废指令转译成命令微处理器将快取记忆体线区块从快取记忆体写回和作废到记忆体的微指令序列。执行逻辑器连接到转译逻辑器。执行逻辑器接收微指令序列，在记忆体汇流排上发出写回与快取记忆体线区块内每个快取记忆体线相关资料的任务。