| 摘要 |
提供在一半导体元件上，一种制造后段制程(BEOL)内连线结构之方法，此半导体元件具有复数个低介电接触阻抗之介电接触。此方法包含下列步骤：a)于一基材上，形成一多孔或密集低介电常数之介电层；b)于低介电常数之介电质中，形成单或双镶嵌之蚀刻开口；c)放置基材于一制程反应室一冷却夹盘上，冷却夹盘在温度约–200℃到约25℃；d)加入一冷凝洁净剂(CCA)至制程反应室中，以冷凝于基材上之蚀刻开口内之一CCA层；以及e)当该晶圆仍然是在温度约–200℃到约25℃，进行一活化步骤。在热循环期间或是半导体元件之操作期间，本发明之介层接触非常稳定。 |
