| 主权项 |
1.一种记忆元件,包括:一第一记忆单元,其与一位元线连接;一第二记忆单元,其与一互补位元线连接;一位元线等化电路,其预先将该位元线以及该互补位元线充电至一电源电压准位;一感应致能单元,其因响应一感应致能讯号而将其输出点的电压改变成一接地电压准位;以及一位元线感应放大器,其中,当选择了与该位元线连接的该第一记忆单元时,会产生一第二定址讯号,以作为选择与该互补位元线连接的该第二记忆单元的讯号其电压准位系高于选择与该位元线连接之该第一记忆单元之第一定址讯号的电压位准,并利用第一电流路径以及第二电流路径,将该位元线的电压准位以及该互补位元线之电压准位予以放大,其中,该第一电流路径系由响应该互补位元线以及该第一定址讯号的电压准位,而在该感应致能单元的输出点与该位元线之间所形成的,且该第二电流路径系由响应该位元线以及该第二定址讯号的电压准位,而在该感应致能单元的输出点与该互补位元线之间所形成的。2.如申请专利范围第1项所述之记忆元件,其中当选择了与该互补位元线连接的该第二记忆单元时,会产生高于该第二定址讯号的电压准位的该第一定址讯号,并利用该第一电流路径与该第二电流路径将该位元线的电压准位以及该互补位元线的电压准位予以放大。3.如申请专利范围第1项所述之记忆元件,其中该感应致能单元为一个反向器,其包括串联于电源电压以及接地电压之间的一PMOS电晶体以及一NMOS电晶体,该PMOS以及NMOS电晶体的闸极是由该感应致能讯号所供给。4.如申请专利范围第1项所述之记忆元件,其中该位元线感应放大器包括:一第一PMOS电晶体,其源极是由该电源电压所供给,而汲极连接到该位元线,且其闸极则与该互补位元线连接;一第二PMOS电晶体,其源极是由该电源电压所供给,而汲极连接到该互补位元线,且其闸极则与该位元线连接;一第一及一第二NMOS电晶体,串联于该位元线以及该感应致能单元的输出点之间,该第一NMOS电晶体的闸极由一第一控制讯号所供给,当选择了与该互补位元线的该记忆单元时会使该闸极产生作用,而该第二NMOS电晶体的闸极则与该互补位元线连接;以及一第三及一第四NMOS电晶体,其串联于该互补位元线以及该感应致能单元的输出点之间,该第三NMOS电晶体的闸极由一第二控制讯号所供给,当选择了与该位元线连接的该记忆单元时会使该闸极产生作用,而该第四NOMS电晶体的闸极则与该位元线连接。5.如申请专利范围第1项所述之记忆元件,其中该第一控制讯号是由一第一控制讯号产生电路所产生,并且该第一控制讯号产生电路包括:一第一PMOS电晶体,其源极由第一电源电压所供给,该第一电源电压的电压准位高于第二电源电压,并且其闸极是由该第二定址讯号的反向讯号所供给;一第二PMOS电晶体,其源极是由该第二电源电压所供给,并且其闸极是由该第一定址讯号所供给;以及一NMOS电晶体,其源极是由该接地电压所供给,其闸极是由该感应致能讯号所供给,并且其汲极是与该第一及第二PMOS电晶体的汲极连接。6.如申请专利范围第1项所述之记忆元件,其中该第二个控制讯号是由一第二控制讯号产生电路所产生,并且该第二控制讯号产生电路包括:一第一PMOS电晶体,其源极由第一电源电压所供给,该第一电源电压的电压准位高于第二电源电压,并且其闸极是由该第二定址讯号所供给;一第二PMOS电晶体,其源极是由该第二电源电压所供给,并且其闸极是由该第一定址讯号的反向讯号所供给;以及一NMOS电晶体,其源极是由该接地电压所供给,其闸极是由该感应致能讯号所供给,并且其汲极是与该第一及第二PMOS电晶体的汲极连接。7.一种记忆元件,包括:一第一记忆单元,其与一位元线连接;一第二记忆单元,其与一互补位元线连接;一位元线等化电路,其预先将该位元线以及该互补位元线充电至一接地电压准位;一感应致能单元,其因响应该感应致能讯号而将输出点的电压改变成一接地电压准位;以及一位元线感应放大器,其中,当选择了与该位元线连接的该第一记忆单元时,会产生一第二定址讯号,以作为选择与该互补位元线连接的该第二记忆单元之讯号,其电压准位低于选择与该位元线连接的该第一记忆单元之该第一定址讯号,并利用一第一电流路径以及一第二电流路径,将该位元线的电压准位以及该互补位元线的电压准位予以放大,其中,该第一电流路径系由响应互补该位元线以及该第一定址讯号的电压准位而在该感应致能单元的输出点与该位元线之间所形成的,而该第二电流路径系由响应该互补位元线以及该第二定址讯号的电压准位而在该感应致能单元的输出点与该位元线之间所形成的。8.如申请专利范围第7项所述之记忆元件,其中当选择了与该互补位元线连接之该第二记忆单元时,会产生低于该第二定址讯号的电压准位的该第一定址讯号,并利用该第一电流路径与该第二电流路径将该位元线的电压准位以及该互补位元线的电压准位予以放大。9.如申请专利范围第7项所述之记忆元件,其中该感应致能单元为一个反向器,其包括串联于电源电压以及接地电压之间的一PMOS电晶体和一NMOS电晶体,该PMOS以及NMOS电晶体的闸极是由该感应致能讯号所供给。10.如申请专利范围第7项所述之记忆元件,其中该位元线感应放大器包括:一第一NMOS电晶体,其源极是由该接地电压所供给,而汲极连接到该位元线,且其闸极则与该互补位元线连接;一第二NMOS电晶体,其源极是由该电源电压所供给,而汲极连接到该互补位元线,且其闸极则与该位元线连接;一第一及第二PMOS电晶体,串联于该位元线以及该感应致能单元的输出点之间,该第一PMOS电晶体的闸极由一第一控制讯号所供给,当选择与该互补位元线连接的该记忆单元时会启动该闸极,而第二PMOS电晶体的闸极则与该互补位元线连接;以及一第三及第四PMOS电晶体,其串联于该互补位元线以及该感应致能单元的输出点之间,该第三PMOS电晶体的闸极由一第二控制讯号所供给,当选择与该位元线连接的该记忆单元时会启动该闸极,而该第四POMS电晶体的闸极则与该位元线连接。11.如申请专利范围第7项所述之记忆元件,其中该第一控制讯号可由一第一控制讯号产生电路所产生,并且该第一控制讯号产生电路包括:一第一NMOS电晶体,其源极由第二接地电压所供给,该第二电源电压的电压准位低于第一接地电压,并且其闸极是由该第二定址讯号所供给;一第二NMOS电晶体,其源极是由该第一接地电压所供给,并且其闸极是由反向的该第一定址讯号所供给;以及一PMOS电晶体,其源极是由该电源电压所供给,其闸极是由反向的该感应致能讯号所供给,并且其汲极是与该第一及第二NMOS电晶体的汲极连接。12.如申请专利范围第7项所述之记忆元件,其中该第二个控制讯号系由一第二控制讯号产生电路所产生,并且该第二控制讯号产生电路包括:一第一NMOS电晶体,其源极由第二接地电压所供给,该第二接地电压的电压准位低于第一接地电压,并且其闸极是由该第二定址讯号所供给;一第二NMOS电晶体,其源极是由该第一接地电压所供给,并且其闸极是由该第一定址讯号的反向讯号所供给;以及一PMOS电晶体,其源极是由该电源电压所供给,其闸极是由反向的该感应致能讯号所供给,并且其汲极是与该第一及第二NMOS电晶体的汲极连接。13.一种将记忆单元的位元线与互补位元线之电压准位放大之方法,包括:(a)将位元线以及互补位元线预先充电至一电源电压准位;(b)将连接到该位元线的第一记忆单元致能,使该第一记忆单元的资料转换至该位元线;以及(c)允许一感应致能单元的输出点因响应一感应致能讯号而产生一接地电压的准位,其中,步骤(b)包括:(b-1)产生一个第二定址讯号,用来选择与该互补位元线连接的该第二记忆单元,其电压准位高于选择该第一记忆单元的该第一定址讯号的电压位准;以及(b-2)利用一第一电流路径与一第二电流路径将该位元线的电压准位以及该互补位元线的电压准位予以放大,该第一电流路径系响应该互补位元线以及该第一定址讯号的电压准位而形成于该感应致能单元的输出点以及该位元线之间;第二电流路径系响应该位元线以及该第二定址讯号的电压准位而形成于该感应致能单元的输出点以及该互补位元线之间。14.如申请专利范围第13项所述之将记忆单元的位元线与互补位元线之电压准位放大之方法,更包括:(d)使连接到该互补位元线的该第二记忆单元致能,并将该第二记忆单元的资料转换到该互补位元线;其中,步骤(d)包括:(d-1)产生高于该第二定址讯号的电压准位的该第一定址讯号,以及(d-2)利用该第一电流路径以及该第二电流路径将该位元线的电压准位以及该互补位元线的电压准位予以放大。15.一种将记忆单元的位元线与互补位元线之电压准位放大之方法,包括:(a)将位元线以及互补位元线的电压准位预先充电至一接地电压准位;(b)将连接到该位元线的一第一记忆单元致能,使该第一记忆单元的资料转换至该位元线;以及(c)允许该感应致能单元的输出端因响应一感应致能讯号而具有一电源电压的准位,其中,步骤(b)包括:(b-1)产生一个第二定址讯号,用来选择与该互补位元线连接的该第二记忆单元,其电压准位低于选择该第一记忆单元的该第一定址讯号的电压位准;以及(b-2)利用一第一电流路径与一第二电流路径将该位元线的电压准位以及该互补位元线的电压准位予以放大,该第一电流路径系响应该互补位元线以及该第一定址讯号的电压准位而形成于该感应致能单元的输出点以及该位元线之间,而该第二电流路径因响应该位元线以及该第二定址讯号的电压准位而形成于该感应致能单元的输出点以及该互补位元线之间。16.如申请专利范围第15项所述之将记忆单元的位元线与互补位元线之电压准位放大之方法,更包括:(d)使连接到该互补位元线的该第二记忆单元致能,并将该第二记忆单元的资料转换到该互补位元线;其中,步骤(d)包括:(d-1)产生低于该第二定址讯号的电压准位的该第一定址讯号;以及(d-2)利用该第一电流路径以及该第二电流路径将该位元线的电压准位以及该互补位元线的电压准位予以放大。图式简单说明:图1绘示习知一个位元线感应放大器的记忆元件。图2绘示依据本发明第一实施例所述之一种位元线感应放大器。图3绘示图2之位元线感应放大器所使用的第一控制讯号产生电路。图4绘示图2之位元线感应放大器所使用的第二控制讯号产生电路。图5绘示依据本发明第二实施例之一种位元线感应放大器。图6绘示图5之位元线感应放大器所使用的第一控制讯号产生电路。图7绘示图5之位元线感应放大器所使用的第二控制讯号产生电路。 |
