| 主权项 |
1.一种传送信号至电脑系统之主记忆体系统中所用之配置,其特征为包括:-一资料处理装置(1),其连接至第一滙流排系统(10)以传送具有第一频率之信号,-一功能单元(2),其具有积体记忆体模组,其连接至第二滙流排系统(20),以传送这些具有第二频率(其不同于第一频率)之信号,-一传送单元(3),其经由第一滙流排系统(10)而与资料处理装置(1)相连且经由第二滙流排系统(20)而与功能单元(2)相连,以便使信号在资料处理装置(1)及功能单元(2)之间传送及转换,且使第一滙流排系统(10)及第二滙流排系统(20)在电性上去耦合,-第一滙流排系统(10)现在只与传送单元(3)及资料处理装置(1)相连。2.如申请专利范围第1项之配置,其中须构成此传送单元(3),使信号以频率多工之方式来传送。3.如申请专利范围第1项之配置,其中第一滙流排系统(10)用来传送二进位信号,第二滙流排系统(20)用来传送多阶信号。4.如申请专利范围第1至3项中任一项之配置,其中资料处理装置(1)及传送单元(3)配置在一个共同之电路板模组(7)上。5.如申请专利范围第1至3项中任一项之配置,其中功能单元(2)和传送单元(3)配置在共同之电路板模组(8)上。6.如申请专利范围第1项之配置,其中资料处理装置(1)以微处理器构成。7.如申请专利范围第1项之配置,其中此配置具有一种微处理器(4),其是与资料处理装置(1)相连。8.如申请专利范围第7项之配置,其中-此微处理器(4)经由第三滙流排系统(30)而与传送单元(3)相连,-此传送单元(3)在微处理器(4)及功能单元(2)之间传送信号。9.如申请专利范围第1项之配置,其中第二滙流排系统(20)具有一种连接元件(21),其用来容纳此功能单元(2)且使此功能单元(2)在电性上与第二滙流排系统(20)相连。10.如申请专利范围第1项之配置,其中传送单元(3)含有一种缓冲记忆体(9)以储存数目固定之信号。11.如申请专利范围第1项之配置,其中-资料处理装置(1)具有一种以第一制程技术制成之介面单元(11),-功能单元(2)具有一种以第二制程技术制成之介面单元(12),-以第一制程技术制成之介面单元(11)及以第二制程技术制成之介面单元(12)之不同点是即将传送之信号之最大频率。图式简单说明:第1图 本发明之配置之实施形式。第2图 本发明之配置之另一实施形式。 |
