| 摘要 |
本发明为有关一种防止错误校正法则于资料读取时产生错误校正码错误之转换电路，系于快闪记忆体内设置有错误码校正区间及资料区间，且错误码校正区间与资料区间分别连接于快闪记忆体控制器，而快闪记忆体控制器内为设置有错误校正码转换电路，且错误校正码转换电路为连接有多位元错误法校正法则，而当快闪记忆体控制器写入都是OxFF资料到快闪记忆体时，资料会由多位元错误法校正法则产生一组正确的错误校正码，然后再由错误校正码转换电路转换成都是OxFF的错误校正码，最后存到快闪记忆体内资料区间和错误校正码区间里的所有值也都会是OxFF，以防止错误校正码不全部为OxFF时，资料读取会有错误校正码错误之情形发生。 |
