用于稳定逻辑转换点之由TTL转换至CMOS之输入缓冲器电路

摘要

本发明提供一种由TTL转换至CMOS输入缓冲级电路，其可在电源电压、半导体制程、以及温度(PVT: process、supplyvoltage、temperature)发生变化时，达成稳定此缓冲级输入／输出电压逻辑转换点之功能与目的。为了稳定此输入缓冲器之逻辑转换点，本发明增设一偏压器，用以产生对此输入缓冲器之负回馈控制信号，以便对其实施控制与调变。而且，为了监控此输入缓冲器之逻辑转换点，本发明将此输入缓冲器电路之第一级(即输入级)复制成为此新增偏压器之第一级(即复制输入级)，而在此新增设之偏压器内设置比较器作为偏压器内之第二级，此比较器一方面对此所复制之输入级实施比较与控制，另一方面根据此比较结果产生偏压回馈信号(BIAS)对此输入缓冲器进行监控与调变。因而使得缓冲器之输入／输出电压逻辑转换点稳定，以避免造成此缓冲器之低至高位准传输时间(tLM)、与高至低位准传输时间(tHL)之差异过大，以及高、低位准之杂讯余裕(noise margin)变差，在严重情形下甚至会导致信号转换锆误，以致使整个CMOS电路失效等缺点与限制。因此，可以确保此整个CMOS电路操作正常。