具有预取指令的微处理器及预取至其高速缓存的方法

摘要

本发明涉及一种执行重复预取指令(REPPREFETCH)的微处理器及预取快取线至其高速缓存的方法。该重复预取指令预取多条快取线，其中快取线的数量可于指令中指定。该指令是由Pentium III PREFETCH运算码所指定，运算码前则有REP字符串指令前置码。程序员于ECX缓存器中知道所要预取快取线的计数值，类似于REP字符串指令的重复计数值。第一条快取线的有效地址，则以类似常见PREFETCH指令的方式来指定。若当前预取的快取线的地址未命中TLB，或者当前处理器级缓存器中的当前特权级改变，则停止REPPREFETCH指令的执行。此外，只有在自由响应缓冲器的数量大于一可程序化的门槛值时，才预取一快取线。该预取动作时在比其它需要存取高速缓存或TLB的动作还低的优先权下执行。

主权项

1.一种具有预取指令的微处理器，其特征在于，它包含：一指令译码器，用以译码一指令集中的指令，该指令集至少包含由一英特尔Pentium III处理器所定义的一多个指令的集合，该指令集还包含一重复预取指令；以及该重复预取指令包含：一Pentium III PREFETCH指令运算码；一位在该运算码前的Pentium III REP字符串指令前置码；以及一指定所要预取快取线的数量的计数。