| 摘要 |
本发明提供一用以连接积体电路与积体电路之对应组合之方法。连接系藉实施下列步骤而发生：提供第一积体电路(C1)，其具有第一布线装置(K, BP, 4, 41-48, 161-168)位于第一主要区域(HF1)之上，及第二积体电路(C2)，其具有第二布线装置(K, BP, 4, 61-68, 261-268)位于第二主要区域(HF2)之上；该第一布线装置(K, BP, 4, 41-48, 161-168)及该第二布线装置(K, BP, 4, 61-68, 261-268)至少其中之一具有数个升起之接触区域(161-168, 261-268)位于各弹性升起高度(31-38, 51-58)之上，及该第一布线装置(K, BP, 4, 41-48, 161-168)及该第二布线装置(K, BP, 4, 61-68, 261-268)其中之另一个具有数个未升起之接触区域(61-68, 41-47)，其可与该升起之接触区域(161-168, 261-268)对齐；施加一液体黏胶(300)在该第一及第二主要区域(HF1, HF2)至少其中之一上；对齐第一及第二主要区域(HF1, HF2)，俾使该未升起之该接触区域(61-68, 41-47)电接触对应之该升起之接触区域(161-168, 261-268)；及乾固该黏胶(300)。 |
| 主权项 |
1.一种连接积体电路之方法,有下列步骤: 提供一第一积体电路(C1),其具有一第一布线装置(K ,BP,4,41-48,161-168)位于一主要区域(HF21)之上,及提供 一第二积体电路(C2),其具有一第二布线装置(K,BP,4, 61-68,261-268)位于一第二主要区域(HF2)之上;该第一 布线装置(K,BP,4,41-48,161-168)及该第二布线装置(K,BP, 4,61-68,261-268)至少其中之一具有数个升起之接触区 域(161-168,261-268),其位于各弹性升起高度(31-38,51-58) 之上,该第一布线装置(K,BP,4,41-48,161-168)及该第二 布线装置(K,BP,4,61-68,261-268)具其中之另一个有数个 未升起之接触区域(61-68,41-47),其可与该升起之接 触区域(161-168,261-268)对齐; 施加一液体黏胶(300)至该第一及第二主要区域(HF1, HF2)至少其中之一; 将该第一及第二主要区域(HF1,HF2)对齐,以使该未升 起之接触区域(61-68,41-47)电接触该对应之升起接触 区域(161-168,261-268);以及 乾固该黏胶(300)以稳固连接该积体电路(C1,C2)。 2.如申请专利范围第1项之方法,其特征为同时压缩 该第一及第二主要区域(HF1,HF2),俾使升起之该接触 区域(161-168,261-268)变形。 3.如申请专利范围第2项之方法,其特征为该黏胶( 300)之乾固在该升起接触区域(161-168,261-268)变形时 至少部份发生,俾使该变形被冻结。 4.如申请专利范围第1至3之任一项之方法,其特征 为该第一积体电路(C1)在对齐前被装在一基板(P)上 。 5.如申请专利范围第4项之方法,其特征为在对齐之 前,基板(P)之接触区域(BP')已由焊接线(9)连接至该 第一主要区域(HF1)上之接触区域(BP)。 6.如申请专利范围第1项之方法,其特征为复数对第 一及第二电路装置(C1,C2)系同时对齐及稳固连接。 7.如申请专利范围第1项之方法,其特征为该积体电 路(C1,C2)系为晶圆形式,晶片形式或混合形式制备 。 8.如申请专利范围第1项之方法,其特征为该升起之 接触区域系由焊接或导电黏胶方式与该未升起之 接触区域连接。 9.一种积体电路组合,特别是晶片,其包含: 一第一积体电路(C1),其有一第一布线装置(K,BP,4,41- 48,161-168)于一第一主区域(HF1)之上,及一第二积体 电路(C2),其具有一第二布线装置(K,BP,4,61-68,261-268) 位于一第二主要区域(HF2)该至少一第一布线装置(K ,BP,4,41-48,161-168)及该第二布线装置(K,BP,4,61-68,261- 268)至少其中之一具有数个升起之接触区域(161-168, 261-268),其位于各弹性升起高度(31-38,51-58)之上,及 该第一布线装置(K,BP,4,41-48,161-168)及该第二布线装 置(K,BP,4,6-68,261-268)其中另一个具有数个未升起之 接触区域(61-68,41-47)被导向该升起之接触区域(161- 168,261-268)及被压缩在一起,俾使该未升起之接触区 域(61-68,41-47)与对应之该升起之接触区域(161-168,261 -268)形成电接触; 一乾固之黏胶(300),用以连接该第一及第二主要区 域(HF1,HF2)。 10.如申请专利范围第9项之组合,其特征为该升起 之接触区域(161-168,261-268)为变形的。 11.如申请专利范围第9或10项之组合,其特征为该第 一体电路(C1)系装在一基板(P)上。 12.如申请专利范围第11项之组合,其特征为该基板( P)上之该接触区域(BP')系焊接至该第一主要区域(HF 1)之接触区域(BP)上。 13.如申请专利范围第9项之组合,其特征为该积体 电路(C1,C2)系为晶圆形式,晶片形式或混合形式。 14.如申请专利范围第9项之组合,其特征为该升起 之接触区域与该未升起之接触区域系以焊接或一 导电黏胶方式连接在一起。 图式简单说明: 第1a、b图本发明之方法之实施例中利用矽技术具 有积体电路之晶片之略图代表。 第2a、b图本发明方法之实施例中利用矽技术之具 有积体电路之第二个晶片略图代表。 第3a,b图本发明一实施例之图1b之第一个晶片之预 安装之略图代表。 第4a-c图本发明之实施例之图2b之第二个晶片安装 在图3b之第一晶片上之安装代表图。 第5a-c图本发明方法之一实施例之第一及第二晶片 之组合之图形代表。 第6、7图系为第5a图之组合之进一步安装之代表图 。 第8-10图显示自专利WO 01/75969 A1揭示之以具有弹性 升起高度之布线平面之积体电路之产生。 |
