| 发明名称 | 半导体存储装置以及数据处理方法 | ||
| 摘要 | 本发明提供一种半导体存储装置以及数据处理方法，无须附加识别信息而进行数据混码，且使可靠性提高，所述识别信息用于识别是抹除后的数据还是经编程的数据。本发明的快闪存储器包括在输入/输出缓冲器(110)与页面缓冲器(160)之间进行数据混码的混码部(120)。混码部(120)包含写入编码器(200)与读出解码器(220)，写入编码器(200)在输入数据相当于规定比特串的情况下，跳过该输入数据的混码，读出解码器(220)在页面缓冲器(160)的读出数据相当于规定比特串的情况下，跳过该读出数据的解混。能够将存储器阵列的存储容量有效地活用于其他资源，且能够缩短实施数据混码时的数据读出时间。 | ||
| 申请公布号 | CN106024058A | 申请公布日期 | 2016.10.12 |
| 申请号 | CN201510434090.X | 申请日期 | 2015.07.22 |
| 申请人 | 华邦电子股份有限公司 | 发明人 | 须藤直昭 |
| 分类号 | G11C16/10(2006.01)I;G11C16/26(2006.01)I | 主分类号 | G11C16/10(2006.01)I |
| 代理机构 | 北京同立钧成知识产权代理有限公司 11205 | 代理人 | 马雯雯;臧建明 |
| 主权项 | 一种半导体存储装置，其特征在于，包括：存储器阵列；保持部件，保持从所述存储器阵列读出的数据，或者保持对所述存储器阵列进行编程的数据；输入部件，输入数据；以及编码部件，在来自所述输入部件的数据为第1特定比特串或第2特定比特串的情况下，将来自所述输入部件的数据提供给所述保持部件，在来自所述输入部件的数据皆非第1特定比特串及第2特定比特串中的任一种的情况下，对来自所述输入部件的数据进行混码，并将混码后的数据提供给所述保持部件，所述第1特定比特串等于抹除所述存储器阵列时的数据，所述第2特定比特串在经所述编码部件混码的情况下成为所述第1特定比特串。 | ||
| 地址 | 中国台湾台中市大雅区科雅一路8号 | ||