一种SRAM位元与非易失性存储位元组成的复合阵列模块及其读写控制方法

摘要

本发明涉及一种SRAM位元与非易失性存储位元组成的复合阵列模块及其读写控制方法，主要包括逻辑控制模块、地址解析模块、读写驱动感应电路、SRAM阵列、NVM阵列；该模块具备更高的芯片集成度，降低了成本，也降低了数据搬移延时和功耗；该复合阵列模块可随时根据主机端需要进入休眠状态，并将数据从SRAM阵列搬移至NVM阵列存储，关闭SRAM阵列和NVM阵列，将复合阵列模块静态能耗降至最低；当数据需要重新取用时，可快速唤醒复合阵列模块，并打开SRAM阵列和NVM阵列，通过查询逻辑地址映射表的方式直接从NVM阵列中读取数据，从而不会影响系统运行速度。

主权项

一种SRAM位元与非易失性存储位元组成的复合阵列模块，其特征在于包括：逻辑控制模块(1)、物理地址解析模块(2)、读写驱动感应电路(3)、SRAM阵列(4)、NVM阵列(5)；逻辑控制模块(1)分别与物理地址解析模块(2)、读写驱动感应电路(3)连接；物理地址解析模块(2)分别与SRAM阵列(4)、NVM阵列(5)相连；读写驱动感应电路(3)分别与SRAM阵列(4)、NVM阵列(5)相连。