发明名称 一种半导体器件及其制造方法、电子装置
摘要 本发明涉及一种半导体器件及其制造方法、电子装置。本发明所述方法中在形成硅锗遮蔽层之前首先对所述栅极结构两侧的衬底进行蚀刻,以在所述栅极结构的两侧形成凹陷,在形成所述凹陷之后在沉积硅锗遮蔽层,由于硅锗遮蔽层选用CVD SiN,由于所述CVD SiN具有很好的空隙填充能力,能在所述凹槽的侧壁上沉积并且部分填充所述凹槽,在后面的硅锗遮蔽层的蚀刻过程中,可以在所述凹槽的侧壁上形成间隙壁,在后续的步骤中所述凹槽侧壁上的间隙壁可以得到主间隙壁的保护,可以防止在NiSi清洗过程中受到损坏。
申请公布号 CN106033747A 申请公布日期 2016.10.19
申请号 CN201510121334.9 申请日期 2015.03.19
申请人 中芯国际集成电路制造(上海)有限公司 发明人 倪景华;于书坤
分类号 H01L21/8238(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 高伟;冯永贞
主权项 一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S1:提供半导体衬底,在所述半导体衬底的有源区和隔离区上分别形成有包括高K介电层、覆盖层、虚拟栅极和硬掩膜层的栅极结构,所述栅极结构包括NMOS栅极结构和PMOS栅极结构;步骤S2:在所述隔离区中所述NMOS栅极结构和所述PMOS栅极结构的两侧形成凹槽;步骤S3:沉积遮蔽材料层,以覆盖所述半导体衬底、所述栅极结构和所述凹槽的表面,并部分填充所述凹槽;步骤S4:图案化所述遮蔽材料层,以在所述栅极结构的侧壁以及所述栅极结构底部的所述凹槽的侧壁上形成第一间隙壁;步骤S5:在所述有源区内形成位于PMOS的栅极两侧的用于容置锗硅层的沟槽并在所述沟槽内形成锗硅层;步骤S6:沉积主间隙壁材料层并图案化,以在所述第一间隙壁上形成主间隙壁,其中,在所述凹槽中所述主间隙壁完全覆盖所述第一间隙壁。
地址 201203 上海市浦东新区张江路18号