摘要 |
Une cellule d'additionneur complet rapide pour ensembles de multiplicateurs comprend des portes simples à 2 entrées (16, 18, 22, 24) et une paire de multiplexeurs (11, 21) formés de transistors de transfert (12, 14, 26, 28). Les portes à deux entrées (16, 18, 22, 24) peuvent elles aussi être formées de transistors de transfert et, dans le cas de portes ET et OU, d'un seul transistor additionnel à effet de champ. Dans un premier mode de réalisation, la cellule utilise un multiplexeur bit par bit (11) pour sélectionner en tant que sortie d'addition soit la sortie d'une porte OU exclusive (16) à deux entrées soit la sortie d'une porte NI exclusive (18) à deux entrées. Un deuxième multiplexeur bit par bit (21) sélectionne en tant que sortie de report de la cellule soit la sortie d'une porte OU (24) à deux entrées ou la sortie d'une porte ET (22) à deux entrées. Dans un deuxième mode de réalisation, les portes OU exclusive et NI exclusive sont elles aussi formées d'un ou deux multiplexeurs bit par bit (Fig. 3 et 4, respectivement), alors que les portes ET et OU sont formées de transistors de transfert (36, 42) ayant à leur sortie un transistor survolteur ou dévolteur (38, 44), selon le cas. Le dispositif de type P et le dispositif de type N de chaque transistor de transfert ont la moindre largeur possible. Pour compenser la propagation inégale des 1 et des 0, un inverseur suit chaque paire de transistors de transfert, les dispositifs de type P et de type N de l'inverseur étant à peu près de la même longueur. |